[发明专利]用于校正三进制存储的二进制数据的方法和装置

权利要求书

1.一种存储器装置，用于存储长度为k的二进制数据块u，k是整数，k>2，所述存储器装置包括：

编码器，被配置为接收二进制数据，并被配置为将长度为k的所述二进制数据块u编码为长度为n的编码二进制数据x，n≥k，其中，所述编码器使用码距d≥3的纠错码C；以及

存储组件，耦接至所述编码器，并被配置为接收所述编码二进制数据x并输出长度为n的二进制输出数据x’，其中，所述存储组件被配置为将二进制数据x转换成三进制数据，将所述三进制数据作为三进制状态存储在三进制存储器的三进制存储器单元中，并在从所述三进制存储器中检索到所述三进制数据时将所述三进制数据转换成二进制数据x’；

校正器，耦接至所述存储组件，所述校正器被配置为从所述存储组件中接收所述二进制数据x’，并校正由所述三进制存储器的所述三进制存储器单元的状态下的错误引起的接收的所述二进制数据x’中的错误。

2.根据权利要求1所述的存储器装置，其中，所述纠错码C是具有（k-n）生成矩阵G和（q，n）奇偶校验矩阵H的线性分组码，其中q=n-k。

3.根据权利要求1所述的存储器装置，其中，信息被存储在三进制存储器单元中，作为所述存储器单元的连续物理值或状态Z，其根据所述存储器单元的所述状态Z对所述连续物理值的非重叠间隔W₀、W₁、W₂中的一个的从属关系表示三进制值Z₀、Z₁或Z₂，其中Z₀<Z₁<Z₂，其中Z₂最大，且其中Z₀最小。

4.根据权利要求3所述的存储器装置，其中，Z表示非易失性存储器单元的阈值电压。

5.提供根据权利要求1所述的存储装置，其中，在所述存储组件中提供一对三进制存储器单元，用于存储二进制数据的一个三元组。

6.根据权利要求5所述的存储器装置，其中，所述存储组件包括被配置为将二进制数据的三元组转换为三进制数据的元组的电路，其中所述电路展示至少三个二进制输入和两个三进制输出，其中用于二进制数据的三元组x₁,x₂,x₃的电路输出三进制值的元组Z¹,Z²，且对于二进制数据的另一个不同的三元组x₁′,x′₂,x′₃，所述电路输出另一个不

同的三进制值对Z¹′,Z²′，其中Z¹,Z²和Z¹′,Z²′属于不同的三进制值对

W_i,W_j和W_k,W_l，其中(W_i,W_j)≠(W_k,W_l)，以及

其中，如果三进制值对是相邻的，则x₁,x₂,x₃和x₁′,x′₂,x′₃相差一个或三个位，由此，所述Z¹,Z²对和Z¹′,Z²′对是相邻的，条件是它们的分量中的第一个属于相同间隔，且第二个分量属于物理值的两个连续间隔W_K和W_L，其中K和L相差1。

7.根据权利要求6所述的存储器装置，其中，用于将二进制数据的三元组转换为三进制数据的元组的所述电路被配置为不将二进制值的三元组000、001、010、011、100、101、110、111中的任何一个转换为三进制数据的元组Z_i,Z_i，其中Z_i对应于存储在所述三进制存储器单元中的最大物理值。