[发明专利]一种Delta Sigma调制器及其实现调制的方法

说明书

一种Delta Sigma调制器及其实现调制的方法，包括对输入的数据进行预处理；根据当前的数据预测DSM调制结果；最后根据预处理后的数据及预测的结果，对当前的数据进行DSM调制。本发明通过对输入数据的预处理，以及对DSM调制结果的预测，在DSM中实现了多级流水线寄存器结构，这样，在不影响原传输函数的特性的同时，改善了加法器等关键路径的时序，从而提高了电路运行的采样频率，进而提高了SNR性能。

技术领域

本发明涉及，尤指一种Delta Sigma调制器及其实现调制的方法。

背景技术

Delta Sigma调制器(其中，Delta Sigma表示三角积分)，下文简称为DSM。DSM采用过采样(即相对于信号带宽，采样率要高出很多倍)和噪声成形技术(即量化噪声主要分布在带外，带内噪声低)，可以将多比特的输入信号调制为低比特甚至是单比特的输出信号，同时，可以保持信号的信号噪声比(SNR，Signal to Noise Ratio)性能。由于DSM可以将多比特非恒包络的信号，转换为单比特恒包络的信号，因此，如果DSM和大功率放大器一起使用，可以极大地改善功放效率。

在过去的几十年里，DSM在音频领域得到了广泛的应用，因为音频信号的带宽较低，所以，对DSM实现时的采样率要求也很低。最近几年来，随着通信领域3G、4G技术的发展，为了提高发射机的效率，对DSM在通信领域中的应用期望也越来越高。

DSM在高速数据处理领域如通信领域中应用遇到的最大挑战来自于采样频率。由于通信信号的带宽非常宽，与音频信号的几千赫兹(Hz，Hertz)的带宽相比，通信信号有几兆Hz甚至几十兆Hz带宽。由于DSM采用了过采样技术，过采样率越高输出信号的SNR性能越好，因此对于通信的高带宽信号，为了保证输出的SNR性能，需要DSM工作在更高的采样频率。

对于数字发射机来说，DSM电路一般使用数字电路来实现，通常选择场可编程门阵列(FPGA，Field Programmable Gate Array)或者集成电路(IC，Integrated Circuit)来实现。FPGA电路的工作时钟在400MHz以下，IC电路通过门级优化可以达到1GHz左右。但是，由于DSM电路内部存在反馈环路， 是无法通过普通的添加流水线寄存器的方式来优化电路时序的，因此，想要以通过提高采样频率的方法来提高DSM的SNR性能，对于FPGA和IC电路来说是一件非常困难的事情。

图1为传统的DSM结构示意图，如图1所示，传统的DSM结构，其传输函数存在很多加法器，而这些加法器往往只有一个流水线寄存器作为输出，这样，在电路实现时，影响电路时序的关键路径都集中在了加法器上，从而影响了整个电路的工作性能。如果只是简单的向电路中增加流水线寄存器，会导致整个反馈环路的传输函数发生变化，从而无法实现原有功能。

为了在通信上实现高性能的DSM电路，目前业界的解决方法大致有两种：一种是，采用模拟电路实现DSM电路的功能，经常被各种模/数转换(ADC)器件使用。但是对于通信用发射机结构，由于处理的是数字信号，所以这种DSM是无法适用。另一种是，采用一些数字方法进行优化，例如多相分解、时间交织等，通过并行方式来提高采样速率，但是这种并行方式使得电路结构变得更为复杂，导致工作速度受到影响，很难实现。