[发明专利]具有修正轮廓的金属栅极的半导体器件

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件及其形成方法。

背景技术

半导体集成电路(IC)工业经历了指数式增长。IC材料和设计的技术进步产生了多代IC，其中，每代都比前一代具有更小和更复杂的电路。在IC演进的过程中，功能密度(即，单位芯片面积上的互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺创建的最小部件(或线))减小。该按比例缩小工艺通常通过增加生产效率并且降低相关成本来提供优势。这样的按比例缩小还增加了加工和制造IC的复杂性，对于要被实现的这些进步，需要IC加工和制造的类似发展。

在一些IC设计中，作为技术节点收缩所实现的一种进步用金属栅电极来代替典型多晶硅栅电极，以通过减小的特征尺寸来改进器件性能。形成金属栅叠层的一种工艺被称为替换栅极或“后栅极”工艺，“后栅极”工艺“最后”制造最终的栅叠层，从而允许减少数量的随后工艺，随后的工艺包括在形成栅极之后必须执行的高温工艺。这样的工艺使用伪栅叠层，随后去除该伪栅叠层并且用金属栅叠层代替该伪栅叠层。然而，在按比例缩小工艺中存在实现这样的部件和工艺的挑战。例如，填充通过去除伪栅叠层所提供的沟槽具有纵横比，从而存在进行填充而不引入空隙的挑战。

从而，虽然形成金属栅极的当前后栅极工艺在很多方面都是合适的，但是期望改进方法和/或器件，以减少诸如间隙填充问题。

发明内容

为了解决现有技术中所存在的技术缺陷，根据本发明的一方面，提供了一种方法，包括：提供其上设置有沟槽的半导体衬底；在包括所述沟槽的所述半导体衬底上形成包括第一层和第二层的多层；以及蚀刻所述第一层和所述第二层，以形成被蚀刻的第一层和被蚀刻的第二层，其中，所述蚀刻包括使设置在所述沟槽中的所述被蚀刻的第一层和所述被蚀刻的第二层中的至少一个的顶面低于所述沟槽的顶面。

在该方法中，所述蚀刻包括选自由电感耦合等离子体(ICP)、变压器耦合等离子体(TCP)、电子回旋共振(ECR)、反应离子蚀刻(RIE)以及它们的组合所组成的组的干蚀刻工艺。

在该方法中，形成的所述第一层是栅极介电层，而所述第二层是功函金属层。

在该方法中，所述蚀刻使设置在所述沟槽中的所述功函层的高度小于设置在所述沟槽中的所述栅极介电层的高度。

该方法进一步包括：在所述蚀刻之后，在所述沟槽中的被蚀刻的层上形成填充金属层。

在该方法中，所述第一层是栅极介电层，而所述第二层是功函金属层，并且在所述沟槽中形成所述多层包括形成介于所述第一层和所述第二层之间的势垒层。

在该方法中，所述蚀刻包括：在所述沟槽中将所述栅极介电层蚀刻到第一高度，在所述沟槽中将所述势垒层蚀刻到第二高度，以及在所述沟槽中将所述功函金属层蚀刻到第三高度，所述第一高度、所述第二高度和所述第三高度不同。

该方法进一步包括：在所述沟槽中形成填充金属层，其中，所述填充金属层与所述栅极介电层、所述势垒层、以及所述功函金属层中的每个都具有界面。

在该方法中，所述蚀刻包括：在所述多层中提供基本为V形轮廓的开口。

根据本发明的另一方面，提供了一种方法，包括：提供其上设置有伪栅极结构的衬底；去除所述伪栅极结构，以形成沟槽；在所述衬底上以及在所述沟槽中形成栅极介电层；在所述沟槽中的所述栅极介电层上形成功函金属层；修正所述栅极介电层和所述功函金属层的轮廓，以在所述沟槽之上提供基本为V形轮廓的开口；以及用填充金属来填充所述基本为V形轮廓的开口。

该方法进一步包括：在修正所述功函金属层的轮廓之前，平坦化所述功函金属层。

该方法进一步包括：在填充所述基本为V形轮廓的开口之后，实施平坦化工艺，以在所述沟槽中形成金属栅极结构，其中，所述金属栅极结构包括所述栅极介电层和所述功函金属层。

该方法进一步包括：在所述栅极介电层上以及在所述功函金属层的下方形成势垒层。

该方法进一步包括：在修正所述栅极介电层和所述功函金属层的轮廓的同时，修正所述势垒层的轮廓。

在该方法中，修正轮廓包括：电感耦合等离子体(ICP)、变压器耦合等离子体(TCP)、电子回旋共振(ECR)、以及反应离子蚀刻(RIE)中的至少一种。