[发明专利]半导体器件及其形成方法

权利要求书

1.一种半导体器件，包括：

第一NMOS器件，具有第一阈值电压，所述第一NMOS器件包括：

第一栅极结构，位于半导体衬底上方；

第一源极/漏极(S/D)区域，位于所述半导体衬底中并且邻近于所述第一栅极结构的相对边缘，其中，所述第一S/D区域不包含位错；以及

第二NMOS器件，具有第二阈值电压，所述第二NMOS器件包括：

第二栅极结构，位于所述半导体衬底上方；

第二S/D区域，位于所述半导体衬底中并且邻近于所述第二栅极结构的相对边缘；和

位错，位于所述第二S/D区域中。

2.根据权利要求1所述的器件，还包括：

位于所述半导体衬底上方的PMOS栅极结构；

位于所述半导体衬底中并且邻近于所述PMOS栅极结构的相对边缘的第三S/D区域；以及

位于所述第三S/D区域中的外延生长的部件。

3.根据权利要求2所述的器件，其中，所述第三S/D区域不包含位错。

4.根据权利要求1所述的器件，其中，所述位错的深度在约10纳米至约150纳米的范围内。

5.根据权利要求1所述的器件，其中，所述第一阈值电压大于所述第二阈值电压。

6.根据权利要求1所述的器件，其中，所述第一NMOS器件的漏电流小于所述第二NMOS器件的漏电流。

7.根据权利要求1所述的器件，其中，所述第一NMOS器件的运行速度小于所述第二NMOS器件的运行速度。

8.一种半导体器件，包括：

第一NMOS器件，包括：

第一栅极结构，位于半导体衬底上方；和

第一源极/漏极(S/D)区域，位于所述半导体衬底中并且邻近于所述第一栅极结构的相对边缘，其中，所述第一S/D区域不包含位错；第二NMOS器件，包括：

第二栅极结构，位于所述半导体衬底上方；

第二S/D区域，位于所述半导体衬底中并且邻近于所述第二栅极结构的相对边缘；和

位错，位于所述第二S/D区域中，其中，所述第一NMOS器件的阈值电压大于所述第二NMOS器件的阈值电压；以及PMOS器件，包括：

第三栅极结构，位于所述半导体衬底上方；和

第三源极/漏极(S/D)区域，位于所述半导体衬底中并且邻近于

所述第三栅极结构的相对边缘，其中，所述第三S/D区域不包含位错。

9.根据权利要求8所述的器件，其中，所述位错是沿着<111>方向形成的。

10.一种制造半导体器件的方法，包括：

在衬底上方形成第一NMOS栅极结构和第二NMOS栅极结构；

在所述第一NMOS栅极结构上方形成保护件；

在邻近于所述第二NMOS栅极结构的衬底中形成非晶化区域；

在所述第一NMOS栅极结构和所述第二NMOS栅极结构上方沉积应力膜；

实施退火工艺以在邻近于所述第二NMOS栅极结构的衬底中形成位错；以及

去除所述应力膜。