[发明专利]用于减少像素阵列读出时间的转换电路

权利要求书

1.一种图像传感器，其包含：

像素阵列，其具有以行及列布置的像素；

第一逐次逼近寄存器SAR模/数转换器ADC，其经耦合以将第一模拟像素信号转换成第一数字数据，所述第一SAR ADC包括具有二进制加权值的第一电容器阵列FCA，其中所述FCA的顶板共用耦合到第一比较器输入的第一共用端子且所述FCA的底板经耦合以从低参考电压切换到高参考电压，且其中所述第一共用端子可选择性地经耦合以接收由所述像素阵列的第一列产生的所述第一模拟像素信号；

第二SAR ADC，其经耦合以将第二模拟像素信号转换成第二数字数据，所述第二SAR ADC包括具有二进制加权值的第二电容器阵列SCA，其中所述SCA的顶板共用耦合到第二比较器输入的第二共用端子且所述SCA的底板经耦合以从所述高参考电压切换到所述低参考电压，且其中所述第二共用端子可选择性地耦合到使由所述像素阵列的第二列产生的所述第二模拟像素信号反相的反相器的反相器输出；且

所述第一SAR ADC的第一控制电路经耦合以响应于控制信号在实质上与所述第二SAR ADC的第二控制电路响应于所述控制信号可选择性地将所述SCA的所述底板从所述高参考电压切换到所述低参考电压相同的时间，可选择性地将所述FCA的所述底板从所述低参考电压切换到所述高参考电压。

2.根据权利要求1所述的图像传感器，其中所述第一SAR ADC为多个第一SAR ADC中的一者且所述第二SAR ADC为多个第二SAR ADC中的一者，且其中所述多个第一SAR ADC中的给定SAR ADC经耦合以接收由所述像素阵列的奇数列产生的奇数列像素信号，且所述多个第二SAR ADC中的给定SAR ADC经耦合以接收由所述像素阵列的偶数列产生的偶数列像素信号，所述像素阵列的所述列包括以每隔一个的配置交错的所述偶数列及所述奇数列，所述第一列为所述偶数列中的一者且所述第二列为所述奇数列中的一者。

3.根据权利要求2所述的图像传感器，其中所述像素阵列的绿色像素安置在所述奇数列中且所述像素阵列的红色及蓝色像素安置在所述偶数列中。

4.根据权利要求1所述的图像传感器，其中所述FCA包括最高有效位MSB电容器且所述SCA包括另一MSB电容器，所述第一控制电路经耦合以在第一二进制搜索序列中从所述MSB电容器开始依序将所述FCA的所述底板从所述低参考电压切换到所述高参考电压，且其中所述第二控制电路经耦合以在第二二进制搜素序列中从另一MSB电容器开始依序将所述SCA的所述底板从所述高参考电压切换到所述低参考电压。

5.根据权利要求1所述的图像传感器，其中所述第一SAR ADC及所述第二SAR ADC两者都具有数目为N的分辨率的位且所述FCA包括至少N个电容器且所述SCA包括至少N个电容器。

6.根据权利要求5所述的图像传感器，其中所述FCA中的第一最高有效位MSB具有约为2的(N-1)*C1次幂的第一值，其中C1为所述FCA中的第一最低有效位LSB电容器的第一电容值，且其中所述SCA中的第二MSB电容器具有约为2的(N-1)*C2次幂的第二值，其中C2为所述SCA中的第二LSB电容器的第二电容值。

7.根据权利要求1所述的图像传感器，其中所述第一控制电路包括第一寄存器，所述第一寄存器经耦合以可选择性地切换经耦合以响应于所述控制信号而个别地将所述FCA的所述底板从所述低参考电压切换到所述高参考电压的第一开关，且其中所述第二控制电路包括第二寄存器，所述第二寄存器经耦合以可选择性地切换经耦合以响应于所述控制信号而个别地将所述SCA的所述底板从所述高参考电压切换到所述低参考电压的第二开关。