[发明专利]半导体器件及其制造方法

说明书

技术领域

本公开涉及半导体领域，更具体地，涉及一种半导体器件及其制造方法。

背景技术

随着大规模集成电路的晶体管特征尺寸的不断缩小，高K栅介质/金属栅结构逐渐替代传统的二氧化硅/多晶硅栅结构。为了适应器件的多阈值要求，一般采用双金属栅结构的设计。即，NMOSFET和PMOSFET采用具有不同功函数的金属性材料，从而其金属栅电极的有效功函数分别接近于硅衬底的导带边(～4.2eV)和价带边(～5.1eV)。

希望能够更加有效地调节栅电极的有效功函数。

发明内容

本公开的目的至少部分地在于提供一种半导体器件及其制造方法，以更有效地调节该半导体器件的栅电极的有效功函数。

根据本公开的一个方面，提供了一种半导体器件，包括：衬底；以及在衬底上形成的栅堆叠，所述栅堆叠包括高K栅介质层和栅导体层，其中，栅导体层包括第一金属性材料层和第二金属性材料层以及夹于它们之间的铝Al层或者Al和其他金属或金属化合物的叠层。

根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上依次形成高K栅介质层和栅导体层，并对它们进行构图以形成栅堆叠，其中，栅导体层包括第一金属性材料层和第二金属性材料层以及夹于它们之间的铝Al层或者Al和其他金属或金属化合物的叠层。

根据本公开的示例性实施例，在栅堆叠特别是栅导体层中插入了Al层或者Al和其他金属或金属化合物的叠层。通过Al的扩散，可以调节栅堆叠的有效功函数，并因此可以实现半导体器件的多阈值调节。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1-2是示出了根据本公开实施例的制造半导体器件的流程的简略示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

根据本公开的实施例，提供了一种半导体器件。该半导体器件可以包括在衬底上形成的栅堆叠。栅堆叠可以是高K栅介质层/金属性栅导体层的配置。根据一有利示例，在金属性栅导体层中插入有铝(Al)层或者Al和其他金属或金属化合物的叠层，以有效调节栅堆叠的有效功函数。在此，所谓“有效功函数”，是指栅堆叠(特别是，栅导体层)整体在电学性能上所表现出的功函数。

在插入这种Al层或者Al和其他金属或金属化合物的叠层的情况下，栅导体层可以包括位于所述Al层或叠层之下的第一金属性材料层(可以是具有相应的第一功函数和/或能够防止Al向下扩散的材料)以及位于所述Al层或叠层之上的第二金属性材料层(可以是具有相应的第二功函数和/或能够防止Al向上扩散的材料)。在此，所谓“金属性材料”，是指表现出与金属相同或类似的电学性能(例如，功函数接近金属材料)的材料，例如金属材料、某些金属的氮化物如TiN等。利用Al向这些金属性材料层的扩散，可以有效地调节栅堆叠的有效功函数。第一金属性材料层和第二金属性材料层可以包括相同或不同的材料(并因此具有相同或不同的功函数，本领域技术人员可以选择它们各自的功函数和/或功函数的组合以扩大功函数的调节范围)。

栅堆叠还可以包括其他层。例如，栅堆叠可以包括设于高K栅介质层和栅导体层之间的栅介质保护层和/或刻蚀停止层。该层或这些层在CMOS集成工艺中特别有利。