[发明专利]双极晶体管、半导体器件及双极晶体管的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种双极晶体管、半导体器件及双极晶体管的形成方法。

背景技术

在半导体技术领域中，双极晶体管特别适用于处理射频（RF）域的信号，尤其是在处理高频信号方面具有较广泛应用。

双极晶体管有两种基本结构：NPN型和PNP型，由两个背靠背的PN结组成。以NPN为例，现有技术公开了一种NPN型双极晶体管结构，具体参照图1，包括：P型半导体衬底100；位于半导体衬底中的第一N阱区101；被第一N阱区101包围并位于衬底100中的P阱区102；被P阱区102包围并位于衬底100中的第二N阱区103。其中，P阱区102作为NPN型双极晶体管的基区，P阱区102两侧的第一N阱区101和第二N阱区103分别作为NPN型晶体管的发射区和集电区，发射区和基区之间可以形成发射PN结，而集电区和基区之间可以形成集电PN结。

双极晶体管的结构和制造方法的研究由来已久，常见的双极晶体管的结构和制造方法可以参考1992年1月1日公开的公开号为CN1057547A的中国专利文献。在现有技术中，普遍利用CMOS晶体管制造工艺来制造双极晶体管，其中很大一部分原因是CMOS晶体管制造工艺简单、成本低，而单纯的双极晶体管制造工艺的成本较高。随着集成电路集成度越来越高，未来的半导体器件特征尺寸越来越小，传统的CMOS晶体管制造工艺面临巨大挑战，利用传统CMOS晶体管制造工艺制造双极晶体管的工艺也遇到障碍。在现有技术中，业界普遍认为具有全包围栅极（Gate-All-Around，GAA）纳米线的场效应晶体管（FET）被认为是应对该挑战的最有希望的半导体器件之一。具有全包围栅极（GAA）纳米线的晶体管制造工艺是基于SOI衬底制造工艺，制造工艺简单且与传统平面CMOS技术兼容性好，得到业界的普遍认可。

但是，在现有技术中，还不存在利用具有全包围栅极（GAA）纳米线的晶体管制造工艺制造双极晶体管的技术。

发明内容

本发明解决的问题是提供一种利用具有全包围栅极（GAA）纳米线的晶体管制造工艺制造双极晶体管的技术。

为解决上述问题，本发明提供一种新的双极晶体管的形成方法，包括：

提供衬底，在所述衬底上形成有绝缘层、位于所述绝缘层上的纳米线，定义所述纳米线两端之间的部分长度纳米线区域为中区；

去除所述中区下部分厚度的绝缘层形成镂空区；

在形成所述镂空区后，对部分长度中区或全部中区进行第一类型杂质掺杂，形成基区；

在形成基区后，或者在形成基区前，对基区两侧的纳米线进行第二类型杂质掺杂，形成集电区和发射区，所述第一类型杂质的类型与所述第二类型杂质的类型相反。

可选地，所述去除部分绝缘层，所述去除中区下部分厚度的绝缘层的方法为：使用湿法刻蚀法，刻蚀去除所述中区下部分厚度的绝缘层。

可选地，在去除所述中区下部分厚度的绝缘层形成镂空区之前，还包括：去除未被所述纳米线覆盖的部分厚度绝缘层。

可选地，所述去除未被纳米线覆盖的部分厚度绝缘层的方法为各向异性湿法刻蚀法。

可选地，所述对部分长度中区或全部中区进行第一类型杂质掺杂的方法，包括：

形成图形化的掩模层，所述图形化的掩模层定义所述部分长度中区或全部中区的位置；

以所述图形化的掩模层为掩模，对所述部分长度中区或全部中区进行第一类型杂质的离子注入；

去除所述图形化的掩模层。

可选地，所述对基区两侧的纳米线进行第二类型杂质掺杂的方法，包括：

形成图形化的掩模层，所述图形化的掩模层定义基区两侧的纳米线的位置；

以所述图形化的掩模层为掩模，对基区两侧的纳米线进行第二类型杂质的离子注入；

去除所述图形化的掩模层。

可选地，所述第一类型杂质为P型离子，第二类型杂质为N型离子；或者，所述第一类型杂质为N型离子，第二类型杂质为P型离子。

可选地，在形成所述基区、集电区和发射区后，还包括：热氧化所述纳米线形成包围纳米线的氧化硅层。

可选地，所述衬底为绝缘体上硅衬底，所述绝缘体上硅衬底包括底部硅层、位于所述底部硅层上的绝缘层和位于所述绝缘层上的顶部硅层；

形成所述纳米线的方法为，图形化所述顶部硅层形成纳米线。

可选地，在形成所述基区、集电区和发射区后，还包括：

形成层间介质层，所述层间介质层覆盖所述剩余绝缘层和纳米线、填充所述镂空区；