[发明专利]横向扩散型低导通电阻MOS器件

说明书

技术领域

本发明涉及一种MOS器件，特别是涉及一种横向扩散型低导通电阻MOS器件。

背景技术

金属氧化物功率MOS半导体器件，随着半导体行业的迅猛发展，以大功率半导体器件为代表的电力电子技术迅速发展，应用领域不断扩大，如交流电机的控制，打印机驱动电路。在现今各种功率器件中， 横向扩散MOS半导体器件LDMOS具有工作电压高，工艺相对简单，因此LDMOS具有广阔的发展前景。在LDMOS器件设计中，击穿电压和导通电阻一直都是人们设计此类器件时所关注的主要目标，外延层的厚度、掺杂浓度、漂移区的长度是LDMOS最重要的参数。可以通过增加漂移区的长度以提高击穿电压，但是这会增加芯片面积和导通电阻。耐压和导通电阻对于外延层的浓度和厚度的要求是矛盾的。高的击穿电压要求厚的轻掺杂外延层和长的漂移区，而低的导通电阻则要求薄的重掺杂外延层和短的漂移区，因此必须选择最佳外延参数和漂移区长度，以便在满足一定的源漏击穿电压的前提下，得到最小的导通电阻。 RESURF（降低表面电场原理）一直被广泛应用于高压器件的设计中，此原理要求漂移区电荷和衬底电荷达到电荷平衡，以做到漂移区完全耗尽时可以承受较高耐压。

随着器件小型化的发展要求，现有的LDMOS设计占有的版图面积较大，这不利于其与其它功能器件集成进一步减小体积，从而扩展应用范围，因此，如何设计一种能有效降低现有的LDMOS所占硅片的表面积，并能进一步改善器件的性能，成为技术障碍。

发明内容

本发明主要解决的技术问题是提供一种横向扩散型低导通电阻MOS器件，能够提高耐击穿电压并降低了器件比导通电阻，同时大大改善了器件的响应时间和频率特性，利于器件整体性能的优化及体积减小。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种横向扩散型低导通电阻MOS器件，包括：位于P型的衬底层内的P型阱层和N型轻掺杂层，所述P型阱层与N型轻掺杂层在水平方向相邻从而构成一PN结，一源极区位于所述P型阱层，一漏极区位于所述衬底层内，位于所述源极区和N型轻掺杂层之间区域的P型阱层上方设有栅氧层，此栅氧层上方设有一栅极区；其特征在于：所述源极区与N型轻掺杂层之间且位于P型阱层上部开有至少两个凹槽，靠近源极区的凹槽刻蚀深度小于靠近所述N型轻掺杂层的凹槽刻蚀深度，且若干个所述凹槽的刻蚀深度由源极区至N型轻掺杂层方向依次增加；所述N型轻掺杂层内具有一P型轻掺杂区，此P型轻掺杂区位于N型轻掺杂层水平方向的中间区域，此P型轻掺杂区位于N型轻掺杂层垂直方向的中部区域；N型轻掺杂层的掺杂浓度大于P型轻掺杂区的掺杂浓度；

优选的是，所述凹槽的刻蚀深度为源极区结深的1/3~1/4之间，靠近所述源极区的凹槽刻蚀深度为源极区结深的1/3~1/3.5，靠近所述N型轻掺杂层的凹槽刻蚀深度为源极区结深的1/3.5~1/4；

优选的是，所述凹槽的侧墙区和顶墙区的掺杂浓度相等，且为凹槽的底部区杂浓度的86~94%之间；

优选的是，所述N型轻掺杂层与P型轻掺杂区的掺杂浓度比例为：1：0.8~0.9；

优选的是，所述P型阱层和N型轻掺杂层的结深比例为2：1。

本发明的有益效果是：1、本发明沟道区开有至少两个凹槽，增加了沟道密度加倍，提高了栅宽，提高了击穿电压并降低了器件的比导通电阻，提高了轻掺杂层掺杂浓度的设计空间，利于器件整体性能的优化及体积减小。

2、本发明沟道区若干个凹槽中源极区与N型轻掺杂层之间且位于P型阱层上部开有至少两个凹槽，靠近源极区的凹槽刻蚀深度小于靠近所述N型轻掺杂层的凹槽刻蚀深度，且若干个所述凹槽的刻蚀深度由源极区至N型轻掺杂层方向依次增加，既改善了器件的响应时间和频率特性同时，也可提高沟道区P型阱层的浓度，降低了导通电阻和器件关态的功耗。

3、本发明凹槽的侧墙区和顶墙区的掺杂浓度相等，可有效避免侧墙区、顶墙区掺杂离子的扩散，实现了器件性能长时间的参数稳定性；其次，侧墙区和顶墙区的掺杂浓小于凹槽的底部区的掺杂浓度，克服了栅宽的影响，保证了器件的开启时间小，减小了高频时导通电阻和开关损耗。

4、本发明所述N型轻掺杂层内具有一P型轻掺杂区，N型轻掺杂层的掺杂浓度大于P型轻掺杂区的掺杂浓度，经过仿真测试降低了栅漏电容Cgd，提高了截止频率，进一步降低了比导通电阻。

附图说明

图1是本发明横向扩散型低导通电阻MOS器件的结构示意图一；

图2是本发明横向扩散型低导通电阻MOS器件的局部放大图；