[发明专利]一种抬升共源区的NOR型闪存单元及其制备方法

说明书

技术领域

本发明属于微电子器件及存储器技术领域，尤其涉及一种抬升共源区的NOR型闪存单元及其制备方法。

背景技术

半导体存储技术是微电子技术领域的关键技术之一。随着信息技术从网络和计算为核心转入以存储为核心，存储技术的研究成为了信息技术研究的重要方向。作为一个重要的产品类型，闪存存储器近年来由于多媒体、智能手机等市场的拓展获得了迅速的发展。闪存存储器主要包括NOR型闪存和NAND型闪存，NOR型闪存因为其高速的特征通常用于代码存储，多见于手机和通讯芯片中。

常规的NOR型闪存芯片采用多晶硅浮栅存储技术，NOR型芯片存储单元的编程采用沟道热电子注入(CHE)的编程方式。随着存储器件高集成密度要求的增加，存储单元尺寸缩小就成为其主要的方向。一般NOR型闪存单元通过减小沟道宽度来进行。但进入65纳米以后，沟道长度方向尺寸的减小也成为器件按比例缩小的重要思路。

图1(a)给出了典型的NOR型闪存的版图形式，NOR型闪存器件采用了多个单元共享源区(CS：common source)的方式来提高集成密度，图1(b)至图1(d)给出了在版图AA’，BB’，CC’方向的理想的存储单元的剖面图，这里，共享的源区CS主要通过浅槽隔离区(STI)底部的N型注入来进行连接(如图1(d))。基于这种连接形式，实际得到的基本存储单元的结构如图2所示，可以看出，实际存储单元相比理想的存储单元(如图1b)具有深的源结区使得存储单元具有非对称的源漏掺杂截面。特别是，共源区通过STI底部的掺杂注入实现使得存储单元边缘区出现的源结更深。另一方面，为了采用注入方法来实现共源区连接通常需要首先去除STI中绝缘层，在刻蚀过程中使得源区部分的硅衬底发生过刻蚀，这种硅的过刻蚀进一步使得源结深度加大。随着单元沟长的缩短，这种非对称结构的直接后果就会形成严重的穿通现象，从而使得存储单元很难正常工作。

发明内容

(一)要解决的技术问题

针对NOR型闪存单元在沟长减小过程中由于深的源结区所引起的沟道容易穿通的技术难题，本发明的主要目的在于提供一种抬升共源区的NOR型闪存单元及其制备方法，以抑制短沟效应和穿通现象的发生，实现闪存单元的进一步缩减。

(二)技术方案

为达到上述目的，本发明提供了一种抬升共源区的NOR型闪存单元，包括：衬底；于衬底表面之下通过注入形成的共源区和漏区；于共源区与漏区之间的衬底表面形成的沟道区；形成于沟道区之上的隧穿层；形成于隧穿层之上的存储层；形成于存储层之上的阻挡层；以及形成于阻挡层之上的栅电极；其中，该共源区形成过程中首先采用外延工艺实现共源区域的抬升，随后通过在浅槽隔离区下方和闪存单元的共源区进行离子注入形成浅槽隔离区下方与共享源区低阻连接。

上述方案中，所述共源区和漏区是非对称结构，共源区通过采用外延工艺来实现共源区的抬升和在浅槽隔离区域的沿沟宽方向有源区的扩展，随后通过注入工艺及硅化工艺来完成共源区的浅结实现和降低共源区电阻。

上述方案中，所述共源区和漏区是对称结构，对共源区和漏区均采用外延工艺来实现抬升，随后通过注入工艺及硅化工艺来实现低阻源漏结控制。

上述方案中，所述沟道区是平面沟道或非平面沟道。所述非平面沟道是FIN沟道。

上述方案中，所述隧穿层采用的材料是SiO₂、SiON、HfO₂、Al₂O₃、HfSiO、HfAlO或HfSiON，或者所述隧穿层是由这些材料中的一种或者多种通过组合形成的单层或者多层结构。

上述方案中，所述存储层采用的材料是浮栅材料、电荷俘获存储材料或由浮栅材料及电荷俘获存储材料组成的单层或多层结构。所述浮栅材料是多晶硅、金属、金属氮化物或金属硅化物，所述电荷俘获存储材料是硅纳米晶、金属纳米晶、Si₃N₄或HfO₂。

上述方案中，所述阻挡层采用的材料是SiO₂、Si₃N₄、Al₂O₃或HfO₂，或者是由这些材料中的一种或者多种组成的单层或者多层结构。

上述方案中，所述栅电极采用的材料是多晶硅、金属氮化物、金属硅化物或金属。

为达到上述目的，本发明还提供了一种抬升共源区的NOR型闪存单元的制备方法，包括：