[发明专利]流水线A/D转换器中缩短参考建立时间的电荷补充电路有效

专利信息
申请号: 201310144905.1 申请日: 2013-04-24
公开(公告)号: CN103199863A 公开(公告)日: 2013-07-10
发明(设计)人: 徐鸣远;朱璨;李儒章;付东兵;王育新;徐学良;沈晓峰 申请(专利权)人: 中国电子科技集团公司第二十四研究所
主分类号: H03M1/12 分类号: H03M1/12
代理公司: 暂无信息 代理人: 暂无信息
地址: 400060 *** 国省代码: 重庆;85
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 流水线 转换器 缩短 参考 建立 时间 电荷 补充 电路
【权利要求书】:

1.一种流水线A/D转换器中缩短参考建立时间的电荷补充电路,其特征在于它包括:

比较器Q1、PMOS管PM1、PMOS管PM2和电容Cb,其中,Q1的输入正端接参考输入电压端VREF1,Q1的输入负端接模拟输入电压端Vin,Q1的时钟输入端CLK接时钟输入正端VCLKP,Q1的输出端VQ1与PM1的栅极相接,PM1的源极接参考输出电压端VREFO,PM1的漏极接Cb的正端,并与PM2的漏极相连接,PM2的栅极接时钟输入负端VCLKN,PM2的源极接高电位输入电压端VCP,PM1和PM2的衬底均接地,Cb的负端接地。

2.根据权利要求1所述的流水线A/D转换器中缩短参考建立时间的电荷补充电路,其特征在于所述比较器Q1在时钟输入端CLK的下降沿时,比较Q1正端输入电压和Q1负端输入电压的大小,当Q1正端输入电压大于Q1负端输入电压时,VQ1输出低电平,否则VQ1输出高电平;Q1在时钟输入端CLK上升沿时,复位;复位后,VQ1输出高电平。

3.根据权利要求1所述的流水线A/D转换器中缩短参考建立时间的电荷补充电路,其特征在于所述时钟输入正端VCLKP与时钟输入负端VCLKN是非交叠的互补时钟。

4.根据权利要求1所述的流水线A/D转换器中缩短参考建立时间的电荷补充电路,其特征在于所述电容Cb为金属电容,在参考电压1V、负载电容4pF时,其电容值为2.5pF。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十四研究所,未经中国电子科技集团公司第二十四研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310144905.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top