[发明专利]一种高线性度低噪声放大器

权利要求书

1.一种高线性度低噪声放大器，其特征在于，包含全差分放大器和共模反馈电路；所述全差分放大器的差分输出端输出共模电平，并由所述共模反馈电路负反馈给全差分放大器尾电流源的栅极；所述共模反馈电路，其正极与所述全差分放大器的差分输出信号的正输出端连接，负极与所述全差分放大器的差分输出信号的负输出端连接。

2.如权利要求1所述的一种高线性度低噪声放大器，其特征在于，所述全差分放大器由典型的全差分电路与交叉耦合电容共同构成；所述典型的全差分电路包括第一至第五NMOS管、第七PMOS管、第八PMOS管、第一到第四电感、第一电容、第二电容、第三电阻、第四电阻；所述交叉耦合电容包括了第三电容、第四电容、第一电阻、第二电阻；

所述典型的全差分电路的连接如下：第一NMOS管（NM1）漏极与第三NMOS管（NM3）源极相连；第二NMOS管（NM2）漏极与第四NMOS管（NM4）源极相连；第三NMOS管（NM3）漏极与第七PMOS管（PM7）漏极相连；第四NMOS管（NM4）漏极与第八PMOS管（PM8）漏极相连；第三NMOS管（NM3）栅极、第四NMOS管（NM4）栅极、第七PMOS管（PM7）源极、第八PMOS管（PM8）源极分别与电源（Vdd）相连；第七PMOS管（PM7）栅极、第八PMOS管（PM8）栅极分别接第三偏置电压（Vbias3）；第一NMOS管（NM1）源极与栅极间连接第一电容（C1），第一NMOS管（NM1）源极与第一电感（L1）一端相连；第二NMOS管（NM2）源极与栅极间连接第二电容（C2）；第二NMOS管（NM2）源极与第二电感（L2）一端相连；第一电感（L1）另一端、第二电感（L2）另一端分别与作为全差分电路尾电流源的第五NMOS管（NM5）的漏极相连；第五NMOS管（NM5）源极接地，第五NMOS管（NM5）栅极接第二偏置电压（Vbias2）；第一NMOS管（NM1）栅极与第三电感（L3）一端相连，第三电感（L3）另一端接输入信号并与第三电阻（R3）一端相连，第三电阻（R3）另一端接第一偏置电压（Vbias1）；第二NMOS管（NM2）栅极与第四电感（L4）一端相连，第四电感（L4）另一端接输入信号并与第四电阻（R4）一端相连，第四电阻（R4）另一端接第一偏置电压（Vbias1）；

所述典型的全差分电路与交叉耦合电容的连接方法如下：第三电容（C3）一端分别与第二NMOS管（NM2）漏极及第四NMOS管（NM4）源极相连，第三电容（C3）另一端与第三NMOS管（NM3）的栅极相连；第一电阻（R1）的一端与第三NMOS管（NM3）的栅极相连，第一电阻（R1）另一端与电源（Vdd）相连；第四电容（C4）的一端分别与第一NMOS管（NM1）的漏极及第三NMOS管（NM3）的源极相连，第四电容（C4）另一端与第四NMOS管（NM4）的栅极相连；第二电阻（R2）的一端与第四NMOS管（NM4）的栅极相连，第二电阻（R2）另一端与电源（Vdd）相连。

3.如权利要求1所述的一种高线性度低噪声放大器，其特征在于，所述第三电容（C3）、第四电容（C4）均为标准CMOS工艺支持的电容。

4.如权利要求1所述的一种高线性度低噪声放大器，其特征在于，所述共模反馈电路包括第一至第六PMOS管和第六NMOS管；其中，第五PMOS管（PM5）源极、第六PMOS管（PM6）源极分别与电源（Vdd）相连；第五PMOS管（PM5）栅极、第六PMOS管（PM6）栅极分别与第六电阻（R6）一端相连，第六电阻（R6）另一端与偏置电压（Vbias）相连；第二PMOS管（PM2）栅极、第三PMOS管（PM3）栅极分别与第七电阻（R7）一端相连，第七电阻（R7）另一端与参考电压（Vref）相连；第一PMOS管（PM1）源极分别与第二PMOS管（PM2）源极、第五PMOS管（PM5）漏极相连；第三PMOS管（PM3）源极分别与第四PMOS管（PM4）源极、第六PMOS管（PM6）漏极相连；第一PMOS管（PM1）漏极与第四PMOS管（PM4）漏极相连；第一PMOS管（PM1）栅极与第四PMOS管（PM4）栅极分别作为共模反馈电路的正、负输入端；共模电压与参考电压（Vref）相比较，所得的电压误差也就是共模反馈电路的反馈电压，该反馈电压通过第六NMOS管（NM6）栅极输出，第六NMOS管（NM6）的栅极与漏极相连。

5.如权利要求1或2或3或4所述的一种高线性度低噪声放大器，其特征在于，所述共模反馈电路输出电压负反馈给全差分放大器尾电流源第五NMOS管（NM5）的栅极，并在第五NMOS管（NM5）栅极与第二偏置电压（Vbias2）之间接第五电阻（R5）。