[发明专利]阵列基板及其制造方法和显示装置

说明书

技术领域

本发明涉及液晶显示技术，特别涉及一种阵列基板、该阵列基板的制造方法和包括所述阵列基板的显示装置。

背景技术

阵列基板分为显示区和与所述显示区邻接的周边区，所述显示区被划分为多个像素单元，每个所述像素单元内都设置有薄膜晶体管和像素电极，在每个所述像素单元内，所述薄膜晶体管的漏极与所述像素电极通过过孔电连接。但是，过孔内的金属与像素电极相接触时会产生较大的接触电阻，从而造成公共电极和像素电极之间电荷分布不均匀。

因此，如何使公共电极和像素电极之间电荷均匀分布成为本领域亟待解决的技术问题。

发明内容

本发明的目的在于提供一种阵列基板、该阵列基板的制造方法以及包括所述阵列基板的显示装置。在所述阵列基板中，公共电极与像素电极之间电荷分布均匀。

为了实现上述目的，作为本发明的一个方面，提供一种阵列基板，该阵列基板包括显示区和与所述显示区邻接的周边区，所述显示区包括多个像素单元，每个所述像素单元内都设置有薄膜晶体管和像素电极，其中，所述薄膜晶体管的漏极与所述像素电极直接接触。

优选地，所述阵列基板还包括公共电极线，所述像素单元包括公共电极，所述公共电极与所述公共电极线直接接触。

优选地，所述像素电极包括像素电极本体和从所述像素电极本体上突出的连接部，所述连接部与所述薄膜晶体管的漏极直接接触。

优选地，所述连接部位于所述薄膜晶体管的漏极与所述薄膜晶体管的栅极绝缘层之间。

优选地，所述连接部覆盖所述薄膜晶体管的漏极的上表面的一部分。

优选地，所述薄膜晶体管的有源层包括第一部分、第二部分和第三部分，所述第一部分覆盖所述薄膜晶体管的源极的上表面的至少一部分，所述第二部分覆盖所述薄膜晶体管的栅极绝缘层的上表面的一部分，所述第三部分覆盖所述薄膜晶体管的漏极的上表面的至少一部分。

优选地，所述周边区设置有栅线引线、在所述栅线引线的上方与该栅线引线电连接的栅线引线电极、公共电极线引线、设置在所述公共电极线引线上方且与该公共电极线引线电极、数据线引线和设置在所述数据线引线上方且与该数据线引线电连接的数据线引线电极，所述栅线引线与所述显示区内的栅线一一对应地电连接，所述公共电极线引线与所述显示区内的公共电极线一一对应地电连接，所述数据线引线与所述显示区内的数据线一一对应地电连接，所述栅线引线电极、公共电极线引线电极和数据线引线电极均用于与外部驱动电路电连接。

优选地，所述栅线引线、公共电极线引线与所述栅线、所述公共电极线在同一膜层；和/或所述数据线引线与所述数据线在同一膜层。

优选地，所述薄膜晶体管的有源层由氧化物制成。

优选地，所述氧化物为铟镓锌氧化物。

作为本发明的另一个方面，还提供一种显示装置，所述显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。

作为本发明的再一个方面，还提供一种阵列基板的制造方法，其中，所述制造方法包括以下步骤：

形成第一组图形，该第一组图形包括数据线、源极和漏极；和

形成第二组图形，该第二组图形包括像素电极，该像素电极与所述漏极直接接触。

优选地，所述制造方法还包括先后进行的：

形成第三组图形，该第三组图形包括公共电极；和

形成第四组图形，该第四组图形包括公共电极线，该公共电极线与所述公共电极直接接触。

优选地，在所述形成第一组图形的步骤之前进行所述形成第三组图形的步骤，所述第四组图形还包括栅极、栅线、与所述栅线对应连接的栅线引线和与所述公共电极线对应连接的公共电极线引线，所述第一组图形还包括与所述数据线对应连接的数据线引线。

优选地，所述制造方法还包括在所述形成第四组图形的步骤后进行的形成栅极绝缘层的步骤，所述栅极绝缘层覆盖所述第四组图形。

优选地，所述制造方法还包括在所述形成第一组图形的步骤之后依次进行的：

形成有源层的图形，所述有源层的图形包括依次连接的第一部分、第二部分和第三部分，所述第一部分覆盖所述源极的上表面的至少一部分，所述第二部分覆盖所述栅极绝缘层的上表面的一部分，所述第三部分覆盖所述漏极的上表面的至少一部分；和

形成钝化层。

优选地，在所述形成栅极绝缘层的步骤之后进行所述形成第二组图形的步骤，并在所述形成第二组图形步骤之后进行所述形成第一组图形的步骤。

优选地，所述制造方法还包括在所述形成钝化层的步骤后进行：