[发明专利]一种集成肖特基分裂栅型沟槽功率MOS器件

说明书

技术领域

本发明涉及沟槽功率MOS器件的版图设计领域，特别涉及一种用七次光刻来实现集成肖特基分裂栅型沟槽功率MOS器件。

背景技术

在20世纪九十年代，功率沟槽MOS场效应晶体管（Power Trench MOSFET）的发展和工业化技术的主要研究方向，主要在最小化低压功率器件的正向导通电阻（Ron）。今天，功率沟槽MOS器件的结构已经适用于大多数功率MOSFET的应用中，并且器件的特性不断地接近硅材料的一维限制（表述了器件漂移区特征导通电阻和关断态时击穿电压的理论关系）。降低表面电场REduced SURface Field（RESURF）技术的提出，可以令击穿电压为600V的功率沟槽MOS器件超过硅材料的一维限制。接着依据RESURF的工作原理，又出现分裂栅型沟槽（Split-Gate Trench）MOSFET器件结构，可以在等比例缩小的30V左右的低压下超过硅材料的一维限制。因此，分裂栅型沟槽MOSFET器件在低、中压（20～200V）范围内，拥有较低的正向导通电阻，占有明显的优势。

但是，当前的分裂栅型沟槽MOSFET器件的终端结构虽然能够保证器件的耐压，但是复杂的结构需要过多的工艺和光刻版来配合，因此必然增加器件的成本并降低器件的工作可靠性。提高集成度和减少光刻次数时最为有效的降低成本的方法。但是集成度高的提升受限于半导体企业的设备能力以及工艺能力而难于实现，或者会对器件的开关特性带来负面的影响。因此，优化器件结果，优化工艺制造流程，在提高了分裂栅型沟槽MOSFET器件件的可靠性的同时，降低了器件的制作成本。

现有的工艺过程中，制造分裂栅型沟槽MOSFET器件，一般需要5～7块版。公开号为US20090008709A的美国专利《Power Semiconductor Devices With Trenched Shielded Split Gate Transistor And Methods Of Manufacture》，公开了一种7块光刻版的分裂栅型沟槽MOSFET器件及其终端结构。所用到的7块光刻版分别是：沟槽层光刻版1，形成终端时的多晶硅和氧化物回刻蚀时隔离的光刻版2，有源区同场氧化层域光刻版3，源电极接触孔光刻版4，栅电极引出孔光刻版5，金属层光刻版6，表面钝化、光刻压焊点7。具体如图1所示。其特点是终端同源电极接触。但是器件的栅电极引出孔在器件内部有源区内，会占用元胞有源区面积，从而降低晶圆的利用率。

公开号为US7713822B2的美国专利《Method of Forming high density trench FET with Integrated Schottky Diode》，公开了一种5块光刻版的深沟槽MOSFET器件及其终端结构。所用到得5块光刻版分别是：深沟槽刻蚀的光刻版1，N+源阻挡层光刻版2，源电极接触孔光刻版3，金属层光刻版4，表面钝化、光刻压焊点5。具体如图2示。其特点为：该分裂栅沟槽功率MOS器件在元胞内部集成肖特基二极管，且所需光刻版较少。但是该专利给出的工艺步骤较为复杂，且很多工艺难以精确控制，比如沟道浓度分布及源电极孔刻蚀等工艺。并且该专利并没有给出器件的终端结构，因此实际工艺制造可能还需要另外掩膜版。

发明内容

本发明的目的在于提供一种简化工艺，提高器件开关速率与硅片的使用率的集成肖特基分裂栅型沟槽功率MOS器件。

本发明的目的是这样实现的：

本发明包括P-离子注入掩膜版，沟槽刻蚀掩膜版，保护栅结构回刻蚀阻挡掩膜版，P+离子注入掩膜版，电极接触孔掩膜版，金属分离刻蚀掩膜版，光刻压焊点掩膜版。由单个台面结构边缘向内依次是电极接触孔掩膜版、P-离子注入掩膜版、P+离子注入掩膜版，且沟槽刻蚀掩膜版包围P-离子注入掩膜版，P-离子注入掩膜版包围P+离子注入掩膜版，金属分离刻蚀掩膜版和保护栅结构回刻蚀阻挡掩膜版包含于沟槽刻蚀掩膜版之中，光刻压焊点掩膜版位于有源区上方，集成肖特基分裂栅型沟槽功率MOS器件由各层掩膜版叠加组成，N+离子注入与P-离子注入共用同一掩膜版；版图中加入P+离子注入掩膜版。

有源区沟槽与终端区沟槽通过金属电极连通栅电极，将栅电极引出。

器件内的台面结构由沟槽结构包围，台面结构为规则条状结构，且每个台面结构都相同。

本发明的有益效果在于：