[发明专利]金属互连结构及其制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种金属互连结构及其制作方法。

背景技术

随着超大规模集成电路（ULSI）工艺的发展，半导体器件的特征尺寸不断缩小，导致金属互连线的尺寸也不断缩小。

现有一种金属互连结构的制造方法如图1所示，提供半导体结构，所述半导体结构从下至上依次形成有：下层金属线400，刻蚀停止层410，层间介质层300，硬掩膜层320，有机涂层200，光刻胶层220。在所述光刻胶层220中形成有通孔的掩膜图形70，在所述硬掩膜层320中形成有金属互连槽的掩模图形80。其中，通孔的掩膜图形70的直径大于沟槽的掩膜图形80的宽度。

之后利用刻蚀工艺，在层间介质层300中形成通孔和金属互连槽相连通的开口，最后在开口中填充满铜，即形成金属互连结构。

一般情况下，通孔的掩膜图形70的面积远小于金属互连槽的掩膜图形80的面积。在利用光刻工艺形成所述通孔的掩膜图形70和金属互连槽的掩膜图形80时，相同曝光条件下，光刻胶上通孔的掩膜图形70所接受到的曝光量也远小于金属互连槽的掩膜图形80所接受到的曝光量。在掩膜图形的宽度减小到一定程度后，光刻胶上通孔的掩膜图形70接受到的曝光量不能使得光刻胶都完全反应，在显影时容易出现光刻胶浮渣现象（scumming现象），导致形成的通孔的掩膜图形70不清晰。而形成的相同宽度的金属互连槽的掩膜图形80依然清晰。现有技术中，从工艺技术节点为0.13μm起，为了保证在光刻胶中形成清晰的通孔的掩膜图形70，需要形成的通孔的掩膜图形70的直径大于沟槽的掩膜图形80的宽度。

图2所示，为一种金属互连结构中金属部分的示意图。其中，图1所示的结构可形成如图2中AA'截面处的金属互连结构。图2所示的结构包括：若干条平行排列的下层金属线400，若干条平行排列的上层金属线800；所述上层金属线800与下层金属线400异面垂直。在下层金属线400和上层金属线800相交处还形成有导电插塞700，以实现上层金属线800和下层金属线400的导通。与图1对应的，导电插塞700和上层金属线800会形成在图1中的层间介质层300中。

由于通孔的掩膜图形70的直径大于沟槽的掩膜图形80的宽度，导致在图2中AA'和BB'截面处，导电插塞的线宽大于金属线的线宽。这使得相邻的导电插塞700之间的距离很小，两者之间容易击穿或者短路。

为了解决这个问题，现有技术通过提高硬掩膜层320与有机涂层200和层间介质层300的刻蚀选择比的方法来限制所述通孔的尺寸在刻蚀的过程中不被增大。在刻蚀形成通孔过程中，刻蚀层间介质层300时会受到硬掩膜层320的限制，使得在AA'方向上于层间介质层300中形成的通孔的宽度和金属互连槽的掩模图形80的宽度相同，如图3所示。上述形成通孔的的工艺称为自对准通孔工艺（Self-aligned Via Approach工艺，又可记为SAV Approach工艺）。

但是，在利用SAV Approach工艺形成的金属互连结构中，由于BB'方向上方向上没有硬掩膜层320的限制，所述通孔依然会发生扩大的问题。在线宽进一步缩小的工艺制程中，这会导致在通孔中填充金属形成导电插塞700后，导电插塞700与所相连的下层金属线400相邻的金属线桥接，产生短路现象。

发明内容

本发明解决的问题是提供一种金属互连结构的制作方法及其金属互连结构，避免通孔底部短路的问题。

为解决上述问题，本发明提供了一种金属互连结构的制造方法，包括：

提供半导体基底，在所述半导体基底上形成第一介质层，在第一介质层中形成若干平行排布的下层金属线；

在所述第一介质层和下层金属线上形成第二介质层；

在所述第二介质层上形成隔绝层，利用光刻和刻蚀工艺去除部分所述下层金属线正上方的隔绝层，以在隔绝层中形成图形；

在所述第二介质层和所述隔绝层上形成第三介质层；

在所述第三介质层上形成光刻胶层，所述光刻胶层中形成有通孔的掩膜图形，所述通孔的掩膜图形对应于所述隔绝层中的图形；

利用刻蚀工艺在所述第三介质层和第二介质层中形成暴露出所述下层金属线的通孔；

在所述通孔中填充导电层，以形成接连下层金属线的导电插塞。

可选的，所述形成图形后的隔绝层为长条结构，与所述下层金属线互相平行。

可选的，所述形成图形后的隔绝层位于后续形成的所述导电插塞的外围。