[发明专利]基于双倍速率同步动态随机存储器接口的通信系统及方法

权利要求书

1.一种基于双倍速率同步动态随机存储器接口的通信系统，其特征在于，包含：主控制器和从控制器；所述主控制器通过简化双倍速率同步动态随机存储器SDDR接口与所述从控制器通信；

所述SDDR接口仅包含6根信号线，分别为传输片选信号CS#、正时钟信号CK、负时钟信号CK#、读写选择信号WE#、数据信号DQ和数据选通脉冲信号DQS；其中，所述CS#、CK、CK#、WE#在所述主控制器中为输出信号，在所述从控制器中为输入信号；所述DQ、DQS为输入输出信号；所述DQS与所述CK同频，并且利用所述DQS的上下双边沿同时进行DQ数据传输。

2.根据权利要求1所述的基于双倍速率同步动态随机存储器接口的通信系统，其特征在于，所述CS#是一个帧同步信号，在需要通信时，所述CS#设置为低电平；

所述WE#用来控制读写选择，当所述WE#为高电平时，所述通信系统进行读操作；当所述WE#为低电平时，所述通信系统进行写操作；

其中，在所述通信系统进行读操作时，所述DQ和DQS信号线上的信号由所述从控制器传送到所述主控制器；

在所述通信系统进行写操作时，所述DQ和DQS信号线上的信号由所述主控制器传送到所述从控制器。

3.根据权利要求2所述的基于双倍速率同步动态随机存储器接口的通信系统，其特征在于，所述主控制器包含：AHB接口模块、接收FIFO、接收控制状态机、接收移位寄存器、延迟锁相环DLL、发送控制状态机、发送FIFO、发送移位寄存器、组合逻辑和双向输入输出缓冲器；

所述AHB接口模块的总线时钟信号BUSCLK经延迟后作为CK输出，经延迟反相之后作为CK#输出，经所述DLL延迟锁定后作为DQS输出；所述AHB接口模块的写控制信号PWRITE经所述接收控制状态机、所述发送控制状态机、所述组合逻辑后产生CS#和WE#输出；所述AHB接口模块的写数据信号PWDATA经所述发送FIFO、发送移位寄存器、双向输入输出缓冲器后作为DQ输出；

作为输入的DQS经所述DLL延迟锁定后，控制所述接收移位寄存器；作为输入的DQ经所述双向输入输出缓冲器、接收移位寄存器、所述接收FIFO后输入到所述AHB接口模块。

4.根据权利要求3所述的基于双倍速率同步动态随机存储器接口的通信系统，其特征在于，所述从控制器的输入信号CS#和WE#一起控制并选择所述从控制器的发送状态机或者接收状态机；所述DQS的双边沿作为所述接收移位寄存器锁存数据的触发信号，或者所述发送移位寄存器写出数据的触发信号。

5.根据权利要求1至4任一项所述的基于双倍速率同步动态随机存储器接口的通信系统，其特征在于，所述主控制器位于基带通信处理器CP中，所述从控制器位于应用处理器AP中；通过所述主控制器和所述从控制器实现所述CP与所述AP之间的数据通信；

所述AP还具有发送请求信号GPIO_TxReq和接收请求信号GPIO_RxReq输出端，所述CP还具有发送中断信号GPIO_Tx和接收中断信号GPIO_Rx输入端，所述GPIO_TxReq与所述GPIO_Tx连接，所述GPIO_RxReq与所述GPIO_Rx连接。

6.一种如权利要求1所述的基于双倍速率同步动态随机存储器接口的通信系统的通信方法，其特征在于，包含以下步骤：

主控制器的AHB总线的写控制信号控制发送控制状态机开始工作而接收控制状态机不工作；

监测到主控制器的发送状态机开始工作时，检查主控制器的发送FIFO内是否有数据；

在主控制器的发送FIFO内有数据时，控制经过组合逻辑后的片选信号CS#和读写选择信号WE#均为低电平，且通过内部AHB总线将主控制器的发送FIFO的数据打到主控制器的发送移位寄存器中；

控制主控制器的发送移位寄存器随着主控制器内部原始信号DQS_WE的双边沿，同步将数据逐位打到数据DQ信号线上，同时DQS_WE信号经过延迟锁相环DLL延迟1/4相位后的信号，打到数据选通脉冲DQS信号线上；

从控制器监测到CS#和WE#均为低电平时，启动所述从控制器的接收状态机开始工作，通过DQS双边沿对齐DQ数据中心方式，同步采样输入的DQ数据，将DQ数据存入所述从控制器的接收移位寄存器中，并通过内部AHB总线将接收移位寄存器的数据打到从控制器的接收FIFO中。