[发明专利]错误的推测性更新的链接栈修复

权利要求书

1.一种管理包括多个条目的链接栈的方法，每一条目操作以存储链接地址，所述方法包括：

从所述链接栈的链接栈条目推测性读取第一链接地址；

在确定所述推测性读取后的推测性写入将重写所述链接栈条目处的所述第一链接地址之后，将所述第一链接地址存储在链接栈恢复缓冲器中，其中，确定所述推测性读取后的所述推测性写入将重写所述链接栈条目处的所述第一链接地址包括：

维持管线中未提交的链接栈写入指令的总数的第一计数；

维持与每一未提交分支指令相关联的所述管线中未提交的分支指令前的未提交的链接栈写入指令的数目的第二计数；

在检测到分支被错误预测后，将所述第二计数与所述第一计数进行比较且检测所述第一计数与所述第二计数不相同；

在推测性读取所述第一链接地址之后，向所述链接栈条目推测性写入第二链接地址，其中，所述链接栈条目的所述第一链接地址被所述第二链接地址重写。

2.根据权利要求1所述的方法，其中，所述链接栈恢复缓冲器与所述链接栈是分离的。

3.根据权利要求1所述的方法，还包括：

检测分支估计被错误预测；

在检测到所述链接栈被推测性写入之后，将所存储的第一链接地址从所述链接栈恢复缓冲器恢复到所述链接栈。

4.根据权利要求1所述的方法，还包括：

在所述链接栈恢复缓冲器中存储与所述第一链接地址相对应的所述链接栈条目的链接栈索引。

5.根据权利要求1所述的方法，其中，所述链接栈恢复缓冲器包括多个条目。

6.根据权利要求1所述的方法，其中，维持管线中未提交的链接栈写入指令的总数的所述第一计数包括：

在解码链接栈写入指令后递增第一计数器；

在所述链接栈写入指令提交以供执行后递减所述第一计数器。

7.根据权利要求6所述的方法，其中，维持与每一未提交分支指令相关联的所述管线中未提交的分支指令前的未提交的链接栈写入指令的数目的所述第二计数包括：

在解码所述分支指令后，将所述第一计数器的值复制到与所述分支指令相关联的第二计数器；

在所述链接栈写入指令提交以供执行后递减所述第二计数器。

8.根据权利要求1所述的方法，其中，与所述分支指令相关联的所述第二计数器是与所述分支指令相关联的分支指令队列条目中的字段。

9.一种处理器，其包括：

包括多个条目的链接栈，每一条目操作以存储链接地址；

读取电路，用于从所述链接栈的链接栈条目推测性读取第一链接地址；

检测电路，用于产生所述推测性读取后的推测性写入将重写所述链接栈条目处的所述第一链接地址的指示，其中，所述检测电路包括：

第一计数器，用于维持管线中未提交的链接栈写入指令的总数的第一计数；

第二计数器，用于维持每一未提交分支指令相关联的所述管线中未提交的分支指令前的未提交的链接栈写入指令的数目的第二计数；

比较电路，用于在检测到分支被错误预测后，将所述第二计数与所述第一计数进行比较，所述比较电路还用于在所述第一计数与所述第二计数不相同的情况下产生指示；

链路栈恢复缓冲器，用于响应于源自所述检测电路的指示来存储所述第一链接地址；

写入电路，用于在推测性读取所述第一链接地址之后，向所述链接栈条目推测性写入第二链接地址，其中，所述链接栈条目的所述第一链接地址被所述第二链接地址重写。

10.根据权利要求9所述的处理器，其中，所述链接栈恢复缓冲器与所述链接栈是分离的。

11.根据权利要求9所述的处理器，还包括：

分支评估电路，用于检测分支估计被错误预测；

所述写入电路还用于在检测到所述链接栈被推测性写入之后，将所存储的第一链接地址从所述链接栈恢复缓冲器恢复到所述链接栈。

12.根据权利要求9所述的处理器，其中，所述链接栈恢复缓冲器还用于在所述链接栈恢复缓冲器中存储与所述第一链接地址相对应的所述链接栈条目的链接栈索引。

13.根据权利要求9所述的处理器，其中，所述链接栈缓冲器包括多个条目。