[发明专利]存储器装置、存储器控制装置以及存储器控制方法

说明书

技术领域

本公开涉及包括通过能够写入并且读取多值数据的存储器单元形成的非易失性存储器的存储器装置，并且涉及具有改善的处理速度的存储器装置、存储器控制装置以及存储器控制方法。

背景技术

近年来，闪速存储器作为一种非易失性存储器已变得常见。尤其，NAND型闪速存储器便宜并且具有与闪速存储器一样的较高的数据写入和读取速度。因此，希望NAND型闪速存储器取代诸如HDD（硬盘驱动器）等的现有存储装置。

在NAND型闪速存储器中，已设计出了一种能够存储多个位的数据的存储器单元。这是所谓的多级单元（MLC）。能够存储一个位的数据的现有技术的存储器单元被称为单级单元（SLC）。就操作速度和写入次数的可允许数量而言，SLC更好。然而，就存储器容量而言，MLC可具有大容量。日本未审专利申请公开第2010-198407号已公开了一种包括MLC区域和SLC区域的构造，其中通过这些区域的结合增加了存储装置的寿命，同时，提高了记录密度。另外，日本未审专利申请公开第2008-198265号已公开了一种构造，其中改善了包括MLC区域的NAND型闪速存储器的写入速度。

发明内容

顺便提及，在包括MLC区域的NAND型闪速存储器中，一个物理存储器单元可独立地存储多个位的数据。然而，关于特定位的写入错误的出现以及在写入操作过程中掉电的出现有时影响已写入的位数据。因此，在将新的位数据写入同一存储器单元上的情况下，已写入的位数据被存储在另一区域中，使得可恢复该位数据。然而，由于此处理，整体写入处理速度下降。期望提供一种在确保写入数据的可靠性的同时还具有更高的处理速度的存储器装置。

根据本公开的一个实施方式，提供了一种存储器装置，包括：多个非易失性存储器部，被配置成允许一个存储器单元记录多个位（bit）的数据，并且根据作为写入控制单位的多个存储器单元包括多个位的相应数量的页；以及控制部，被配置成执行将数据写入至所述多个非易失性存储器部以及从所述多个非易失性存储器部读取数据的控制，其中，在多个非易失性存储器部中，在数据被写入非易失性存储器部中的一个的情况下，从低级页（low-order page）至高级页（high-order page）依次对每页写入数据，并且当数据被写入低级页中时，执行控制使得要被写入低级页中的数据在相同的定时（timing）被写入另一非易失性存储器部的任意区域。

根据本公开的另一实施方式，提供了一种存储器控制装置，用于对多个非易失性存储器部执行读取和写入数据控制，非易失性存储器部被配置成允许一个存储器单元记录多个位的数据并且根据作为写入控制单位的多个存储器单元包括多个位的相应数量的页，存储器控制装置执行的处理包括：在多个非易失性存储器部中，在数据被写入非易失性存储器部中的一个的情况中，从低级页至高级页依次对每页写入数据，并且当数据被写入低级页中时，执行控制使得要被写入低级页中的数据在相同的定时被写入另一非易失性存储器部的任意区域。

根据本公开的又一实施方式，提供了一种控制存储器的方法，其中，对多个非易失性存储器部执行数据读取和写入，非易失性存储器部被配置成允许一个存储器单元记录多个位的数据并且根据作为写入控制单位的多个存储器单元包括多个位的相应数量的页，该方法包括：在多个非易失性存储器部中，在数据被写入非易失性存储器部中的一个的情况中，从低级页至高级页依次对每页写入数据，并且当数据被写入低级页中时，执行控制使得要被写入低级页中的数据在相同的定时被写入另一非易失性存储器部的任意区域。

提供这种根据本公开的技术，可能被损坏（消失）的数据被保存在另一区域中，由此，即使在原数据被损坏时仍可恢复该数据。此外，在写入数据的同时将该数据存储到另一区域中，因此可提高整体处理速度。

本公开具有的优点在于可实现在确保写入数据的可靠性的同时仍具有较高的处理速度的存储器装置。

附图说明

图1是示出根据实施方式的存储器装置的内部构成的示图；

图2是示出根据实施方式的、在存储器单元构成与页之间的关系的示图；

图3是示出在根据实施方式的存储到存储器单元中的情况下的阈值分布的示图；

图4A和图4B是分别示出根据实施方式的NAND型闪速存储器的构成和写入操作的示图；

图5A、图5B和图5C是示出根据实施方式的NAND型闪速存储器的构成的页布局和速度提高的写入定时的示图；

图6A和图6B是示出NAND型闪速存储器的构成的页布局和通常的写入定时的示图；以及

图7是根据实施方式的备份操作的流程图。