[发明专利]针对多载波系统的DMA传输方法与系统

说明书

本发明的实施方式涉及针对多载波系统的DMA传输方法与系统。具体而言，本发明公开了一种针对多载波系统的DMA传输方法，包括：接收由DMA控制器依次传输的针对多路载波中的每一路的解码数据；以及响应于针对已经传输所有解码数据的中断信号，处理所接收的解码数据。本发明还公开了一种针对多载波系统的DMA传输系统，包括：数据传输装置，配置用于向DMA控制器依次传输针对多路载波中的每一路的解码数据；DMA控制器，配置用于向数据处理装置依次传输解码数据；以及数据处理装置，配置用于响应于针对已经传输所有解码数据的中断信号，处理解码数据。本发明还公开了一种与上述方法对应的针对多载波系统的DMA传输装置。

相关申请的交叉引用

本申请要求于2012年4月17日递交的第61/625,530号美国临时申请的优先权，其公开内容通过引用的方式全部并入于此。

技术领域

本发明的各实施方式总体上涉及多载波系统，并且更具体地涉及针对多载波系统的DMA传输方法与系统。

背景技术

HSDPA(High Speed Downlink Packet Access，高速下行分组接入)是一种移动通信协议。该协议可以用于在WCDMA下行链路中提供分组数据业务，在一个5MHz载波上的传输速率可达8-10Mbit/s(如采用MIMO技术，则可达20Mbit/s)。在具体实现中，采用了自适应调制和编码(AMC)、多输入多输出(MIMO)、混合自动重传请求(HARQ)、快速调度、快速小区选择等技术。

在数据传输链路，例如下行链路中，物理层(L1)需要将来自UE(user equipment，用户设备)的解码数据上报到高层，例如L1C层(物理层控制层)或MAC层/RLC层(媒体接入控制层/无线链路控制层)，其中，HSDPA业务下上报数据量较大。

DMA(Direct Memory Access，直接存储器存取)是现代计算机的重要特色，它允许不同速度的硬件装置进行通信，而无需要依于CPU(中央处理单元)的大量中断负载。如果不使用DMA，则CPU需要从来源把每一片段的数据复制到暂存器，然后把它们再次写回到新的地方。在这个过程期间，CPU对于其他的工作来说无法被使用。其中，利用DMA控制器实现物理层与高层间的数据传输。DMA控制器实质上是通道的控制器，通过DMA通道直接将数据从物理层搬移到高层。

参照图1，其为将解码数据上报到高层的传统搬移数据方式，其中L1利用DMA搬移数据，L1C/MAC响应DMA中断，处理L1数据。具体而言，L1得到解码数据后通过配置DMA控制器，搬移数据；DMA结束后，高层响应中断，处理L1数据。

更具体而言，在图1中所示出的将解码数据上报到高层的传统搬移数据方式通过以下步骤实现：

首先，ASIC(Application Specific Integrated Circuit，专用集成电路)将在ASIC中的缓冲器(未示出)中存储的由解码器输出的解码数据传输到L1中的L1缓冲器(L1BUFF)中。其中，L1缓冲器的容量大于或等于ASIC中的缓冲器的容量。

而后，L1配置DMA控制器并通过DMA控制器将存储在L1缓冲器中的解码数据传输到高层(L1C/MAC)的共享存储器中。其中，L1配置DMA控制器的源地址、目标地址和数据大小。当DMA控制器通过所配置的数据大小判断出已经将全部解码数据传输完成之后，会触发一个中断(Interrupt)给高层，通知高层已经将所有解码数据传输到高层。由于DMA控制器属于硬件，因此上述中断触发属于硬件触发。

当高层接收到触发的中断时，对该中断进行响应，对传输到共享存储器中的解码数据进行读取以及例如排序拼接之类的处理。

在上述将解码数据上报到高层的传统搬移数据方式中，由于对高层中的共享存储器的写入和读取是分别进行的，因此该共享存储器只需要支持单口操作即可，即同一时间只能进行写入或读取的操作，而无法同时进行这二者。