[发明专利]无需存储器的DTMB中准循环矩阵高速乘法器

权利要求书

1.一种无需存储器的DTMB中准循环矩阵高速乘法器，当采用近似下三角编码方法对DTMB标准多码率QC-LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵F_i,j构成的阵列，f_i,j是循环矩阵F_i,j的生成多项式，u×u个f_i,j构成了生成多项式矩阵f，f第j列的所有循环矩阵生成多项式构成了f_j，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，DTMB标准采用了3种不同码率η的QC-LDPC码，η分别是0.4、0.6、0.8，对于这3种不同码率QC-LDPC码，均有b=127，3种不同码率对应的参数u分别是3、2、2，以连续b比特为一段，部分校验向量p被等分为u段，即p=(p₀,p₁,…,p_u-1)，向量m=(e₀,e₁,…,e_u×b-1)，以b比特为步长，向量m的等间隔比特构成了数据段z_k=(e_k,e_b+k,…,e_(u-1)×b+k)，其中，0≤k<b，其特征在于，所述乘法器包括以下部件：

多输入模2加法器A₀,A₁,A₂，分别根据η=0.4码率f₀,f₁,f₂对向量m数据段和移位寄存器R₀,R₁,R₂的内容进行部分比特相加；

多输入模2加法器A₃、A₄，分别根据η=0.6码率f₀、f₁对向量m数据段和移位寄存器R₃、R₄的内容进行部分比特相加；

多输入模2加法器A₅、A₆，分别根据η=0.8码率f₀、f₁对向量m数据段和移位寄存器R₅、R₆的内容进行部分比特相加；

移位寄存器R₀,R₁,R₂，分别存储多输入模2加法器A₀,A₁,A₂的和被循环左移1位后的结果以及η=0.4码率最终的校验段p₀,p₁,p₂；

移位寄存器R₃、R₄，分别存储多输入模2加法器A₃、A₄的和被循环左移1位后的结果以及η=0.6码率最终的校验段p₀、p₁；

移位寄存器R₅、R₆，分别存储多输入模2加法器A₅、A₆的和被循环左移1位后的结果以及η=0.8码率最终的校验段p₀、p₁。

2.根据权利要求1所述的一种无需存储器的DTMB中准循环矩阵高速乘法器，其特征在于，所述向量m的数据段z_k与多输入模2加法器A₀,A₁,A₂输入端的连接关系取决于η=0.4码率f₀,f₁,f₂，如果生成多项式矩阵f第i行、第j列循环矩阵生成多项式的第y个系数是“1”，那么z_k的第i个比特连接到第j组多输入模2加法器A_j的第y个加法器上，其中，0≤y<b。