[发明专利]基于共享存储机制的CMMB中准循环矩阵串行乘法器无效
| 申请号: | 201310136642.X | 申请日: | 2013-04-19 |
| 公开(公告)号: | CN103268211A | 公开(公告)日: | 2013-08-28 |
| 发明(设计)人: | 张鹏;刘志文;张燕 | 申请(专利权)人: | 荣成市鼎通电子信息科技有限公司 |
| 主分类号: | G06F7/523 | 分类号: | G06F7/523 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 264300 山*** | 国省代码: | 山东;37 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 基于 共享 存储 机制 cmmb 循环 矩阵 串行 乘法器 | ||
1.一种基于共享存储机制的CMMB中准循环矩阵串行乘法器,当采用近似下三角编码方法对CMMB标准多码率QC-LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算,矩阵F分为u块行和u块列,是由u×u个b×b阶循环矩阵Fi,j构成的阵列,fi,j是循环矩阵Fi,j的生成多项式,其中,b、i、j和u均为非负整数,0≤i<u,0≤j<u,CMMB标准采用了2种不同码率η的QC-LDPC码,η分别是0.5、0.75,对于这2种不同码率QC-LDPC码,均有b=256,2种不同码率对应的参数u分别是5、3,向量m=(e0,e1,…,eu×b-1),以b比特为一段,部分校验向量p被等分为u段,即p=(p0,p1,…,pu-1),其特征在于,所述乘法器包括以下部件:
生成多项式查找表,用于存储所有码率准循环矩阵F中循环矩阵的生成多项式;
延时器D,其数据比特D0,D1,…,D4滑动存储向量m的5比特数据;
缓冲器B0,B1,…,B4,分别缓存准循环矩阵F第0,1,…,4块列中循环矩阵的生成多项式;
b位二进制乘法器M0,M1,…,M4,分别对数据比特D0,D1,…,D4和缓冲器B0,B1,…,B4中的生成多项式进行标量乘;
b位二进制加法器A0,A1,…,A4,分别对b位二进制乘法器M0,M1,…,M4的乘积和移位寄存器R0,R1,…,R4的内容进行模2加;
移位寄存器R0,R1,…,R4,分别存储b位二进制加法器A0,A1,…,A4的和被循环左移1位后的结果以及最终的校验段p0,p1,…,p4。
2.根据权利要求1所述的一种基于共享存储机制的CMMB中准循环矩阵串行乘法器,其特征在于,所述生成多项式查找表存储所有码率准循环矩阵F中的循环矩阵生成多项式,对于任一码率,先依次存储第0块行中第0,1,…,u-1块列对应的生成多项式,再依次存储第1块行中第0,1,…,u-1块列对应的生成多项式,依此类推,最后依次存储第u-1块行中第0,1,…,u-1块列对应的生成多项式。
3.根据权利要求1所述的一种基于共享存储机制的CMMB中准循环矩阵串行乘法器,其特征在于,所述缓冲器B0,B1,…,B4共享生成多项式查找表,分时从中读取生成多项式,缓冲器Bj根据不同的码率η,在第i×b+j个时钟周期到来时从生成多项式查找表加载准循环矩阵F第i块行、第j块列的生成多项式fi,j,而在其它时刻保持不变。
4.一种基于共享存储机制的CMMB中准循环矩阵串行乘法方法,当采用近似下三角编码方法对CMMB标准多码率QC-LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算,矩阵F分为u块行和u块列,是由u×u个b×b阶循环矩阵Fi,j构成的阵列,fi,j是循环矩阵Fi,j的生成多项式,其中,b、i、j和u均为非负整数,0≤i<u,0≤j<u,CMMB标准采用了2种不同码率η的QC-LDPC码,η分别是0.5、0.75,对于这2种不同码率QC-LDPC码,均有b=256,2种不同码率对应的参数u分别是5、3,向量m=(e0,e1,…,eu×b-1),以b比特为一段,部分校验向量p被等分为u段,即p=(p0,p1,…,pu-1),其特征在于,所述乘法方法包括以下步骤:
第1步,清零延时器D和移位寄存器R0,R1,…,R4,根据不同的码率η,缓冲器Bj在第i×b+j个时钟周期到来时从生成多项式查找表加载准循环矩阵F第i块行、第j块列的生成多项式fi,j,而在其它时刻保持不变;
第2步,当第k个时钟周期到来时,延时器D输入比特ek,缓冲器B0,B1,…,B4中的生成多项式分别通过b位二进制乘法器M0,M1,…,M4与延时器D中的数据比特D0,D1,…,D4进行标量乘,b位二进制乘法器M0,M1,…,M4的乘积分别通过b位二进制加法器A0,A1,…,A4与移位寄存器R0,R1,…,R4的内容相加,b位二进制加法器A0,A1,…,A4的和被循环左移1位后的结果分别存入移位寄存器R0,R1,…,R4,其中,0≤k<u×b;
第3步,以1为步长递增改变k的取值,重复第2步u×b次,直到整个向量m输入完毕;
第4步,当时钟周期到来时,延时器D输入填充比特0,缓冲器B0,B1,…,B4中的生成多项式分别通过b位二进制乘法器M0,M1,…,M4与延时器D中的数据比特D0,D1,…,D4进行标量乘,b位二进制乘法器M0,M1,…,M4的乘积分别通过b位二进制加法器A0,A1,…,A4与移位寄存器R0,R1,…,R4的内容相加,b位二进制加法器A0,A1,…,A4的和被循环左移1位后的结果分别存入移位寄存器R0,R1,…,R4;
第5步,重复第4步5次,直到5个填充比特0输入完毕,此时,移位寄存器R0,R1,…,Ru-1存储的分别是校验段p0,p1,…,pu-1,它们构成了部分校验向量p=(p0,p1,…,pu-1)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于荣成市鼎通电子信息科技有限公司,未经荣成市鼎通电子信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310136642.X/1.html,转载请声明来源钻瓜专利网。





