[发明专利]一种多工作电压输入输出管脚单元电路

说明书

技术领域

本发明涉及集成电路的输入输出管脚，特别涉及一种低功耗的多工作电压下的输入输出管脚单元电路。

背景技术

输入输出单元电路是集成电路内部的常用单元，一般情况下，输入输出单元工作电压相同，但随着器件集成度的增长，面对速度、功耗等方面的问题，要求内部电路工作电压不断下降，因此，输入输出单元电路需要内部和外部有不同工作电压，例如，在CMOS工艺下的一种典型情况下，输入电压在0V到2.5V，输出电压在0V到1.2V。

图1所示为一种现有技术的输入输出管脚单元电路，其工作原理如下：

当OE（Output Enable，使能信号）为高电平时，此单元用作输出，此时，前置驱动单元输出的Up-out和Low-out都跟随Dout（Data Out，待输出信号）电平，再通过后面的NMOS和PMOS驱动输出单元外部端口（PAD）；

当OE为低电平时，此单元用作输入，此时，前置驱动单元输出的Up-out为高电平，Low-out为低电平，从而关断后面的NMOS和PMOS，PAD端通过输入级反相器驱动Din（Data in，输入信号端口）。

如图1所示的现有技术问题在于：当此输入输出管脚单元工作在不同的电压时，例如，输出时Dout端工作电压为0至1.2V，输入时PAD端工作电压为0至2.5V。一种典型情况下，OE为低电平，PAD输入高电平2.5V，此时，导致的问题有：输出驱动级PMOS导通，同时输出驱动级PMOS的寄生PN节正向导通，二者均引起从PAD端到VDD端的漏电，从而影响电路的正常工作，另外输出驱动级NMOS的源漏电压过大，和输入驱动级反相器栅压过大，均可能导致晶体管的击穿和失效。

发明内容

（一）要解决的技术问题

本发明的目的是提供一种低功率、高可靠性的多工作电压输入输出管脚单元电路。

（二）技术方案

为解决上述问题，本发明提供一种低功耗的多工作电压输入输出管脚单元电路，包括：

电源管脚、接地管脚、前置驱动电路、输出级驱动电路和输入级驱动电路，其中：

电源管脚，用于连接电源，以提供电源电压；

接地管脚，用于提供低电平；

前置驱动电路，其连接与所述电源管脚及接地管脚之间，用于将使能信号和待输出信号转换为后续输出；

输出级驱动电路，其输入端与所述前置驱动电路输出端相连，用于根据所述前置驱动电路的输出，驱动外部端口；

输入级驱动电路，其输入端与外部端口相连，用于根据外部端口信号驱动输入信号端口。

优选地，所述输出级驱动电路包括：

第一P型MOS晶体管，其漏极连接至所述电源管脚；

第二P型MOS晶体管，其漏极连接至外部端口，其源极连接至所述第一P型MOS晶体管的源极，其栅极连接至所述前置驱动电路的Up-out；

第三P型MOS晶体管，其栅极连接至所述电源管脚，其漏极连接至所述第一P型MOS晶体管的栅极，其源极连接至所述第一P型MOS晶体管的源极；

第一N型MOS晶体管，其漏极连接至外部端口，其栅极连接至所述电源管脚；

第二N型MOS晶体管，其漏极连接至所述第一N型MOS晶体管的源极，其源极连接至所述接地管脚，其栅极连接至所述前置驱动电路的Low-out。

优选地，所述输入级驱动电路包括：

第三N型MOS晶体管，其源极连接至外部端口；

第四P型MOS晶体管，其源极连接至所述电源管脚，其漏极连接至所述第三N型MOS晶体管的漏极；

第五P型MOS晶体管，其源极连接至所述电源管脚，其漏极连接至所述第四P型MOS晶体管的栅极，其栅极连接至所述第三N型MOS晶体管的漏极；

第四N型MOS晶体管，其源极连接至所述接地管脚，其漏极连接至所述第四P型MOS晶体管的栅极，其栅极连接至所述第三N型MOS晶体管的漏极。

优选地，还包括：

输出级保护电路，其输入端与使能信号相连，用于在此管脚单元用作输入时，保护输出级驱动电路；

输入级保护电路，其输入端与使能信号相连，用于在此管脚单元用作输入时，保护输入级驱动电路。

优选地，所述输出级保护电路包括：

第五N型MOS晶体管，其漏极连接至所述输出驱动级中第三P型MOS晶体管的漏极，其栅极连接至所述电源管脚；