[发明专利]一种减少浮栅孔洞的工艺方法

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种减少浮栅孔洞的工艺方法。

背景技术

闪存（Flash）作为一种主要的非易挥发性存储器件，已经广泛应用于U盘驱动器、MP3播放器、数码相机、个人数字助理、移动电话和手提电脑等各种便携式电子产品，其中，高存储容量、低成本和低功耗的存储器已成为非挥发性存储器的发展趋势。NOR型flash器件是属于非易失闪存的一种，目前，NOR型flash器件采用的是自对准浮栅工艺，其制备流程如图1和图2所示：

第一步，在半导体衬底的有源区1A上依次沉积衬垫氧化物层2A及氮化硅层3A；

第二步，刻蚀所述衬垫氧化物层2A、氮化硅层3A及有源区1A，形成多个倒梯形的沟槽；

第三步，填充绝缘介质材料至所述沟槽中，形成浅沟道隔离区5A；

第四步，采用湿法刻蚀工艺，刻蚀浅沟道隔离区5A之间的氮化硅层3A，获得浮栅待制备区6A；

最后，在所述浮栅待制备区6A制备形成浮栅7A。

由于在步骤2）中刻蚀所述衬垫氧化物层2A、氮化硅层3A及有源区1A后，剩余的氮化硅层3A呈梯形结构，因此步骤4）中刻蚀浅沟道隔离区5A之间的氮化硅层3A，获得的浮栅待制备区6A也为梯形结构，这种梯形结构的浮栅待制备区6A将会导致后续沉积的浮栅7A之中产生孔洞，使器件开路甚至无效，这样，器件的可靠性会受到严重影响。

因此，提供一种减少浮栅孔洞的工艺方法是本领域技术人员需要解决课题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种减少浮栅孔洞的工艺方法，用于解决现有技术中制备的浮栅内有孔洞的问题。

为实现上述目的及其他相关目的，本发明提供一种减少浮栅孔洞的工艺方法，

1）在半导体衬底的有源区上依次沉积衬垫氧化物层及氮化硅层；

2）刻蚀所述衬垫氧化物层、氮化硅层及有源区，形成至少两个倒梯形的沟槽，所述沟槽未穿透有源区；

3）填充绝缘介质材料至所述沟槽中，形成浅沟道隔离区；

4）采用选择性刻蚀工艺，刻蚀掉位于浅沟道隔离区之间的氮化硅层，同时刻蚀掉部分浅沟道隔离区，获得长方形或倒梯形的浮栅待制备区；

5）在所述浮栅待制备区中制备形成浮栅。

优选地，所述步骤3）中采用高密度等离子体沉积工艺制备形成浅沟道隔离区，填充至所述沟槽的绝缘介质材料为二氧化硅。

优选地，所述步骤3）中形成浅沟道隔离区之后还包括采用化学机械抛光工艺使所述浅沟道隔离区表面平坦化的步骤。

优选地，所述步骤4）中采用的是选择性湿法刻蚀工艺，刻蚀剂为氢氟酸和磷酸的混合溶液，其中，所述氢氟酸横向刻蚀浅沟道隔离区的绝缘介质材料，所述磷酸纵向刻蚀氮化硅层。

优选地，氢氟酸和磷酸的剂量比范围为1：1～1：100。

优选地，氢氟酸横向刻蚀浅沟道隔离区绝缘介质材料的速率与磷酸纵向刻蚀氮化硅层的速率之比等于b：a，其中，b是氮化硅层侧壁在水平方向的投影长度，a是氮化硅层的厚度，获得的浮栅待制备区为长方形，所述b：a的范围为1：2～1：4。

优选地，氢氟酸横向刻蚀浅沟道隔离区绝缘介质材料的速率与磷酸纵向刻蚀氮化硅层的速率之比大于b：a，其中，b是氮化硅层侧壁在水平方向的投影长度，a是氮化硅层的厚度，获得的浮栅待制备区为倒梯形，所述b：a的范围为1：2～1：4。

优选地，所述浮栅为多晶硅栅极、非晶硅栅极或金属栅极。

如上所述，本发明的减少浮栅孔洞的工艺方法，具有以下有益效果：通过选择性刻蚀工艺，刻蚀浅沟道隔离区之间的氮化硅层，同时刻蚀掉部分浅沟道隔离区，获得长方形或倒梯形的浮栅待制备区。这样，在长方形或倒梯形的浮栅制备区制备形成的浮栅中就不会出现孔洞的现象，器件的可靠性得到增强。

附图说明

图1为现有技术中制备浮栅为梯形的结构示意图。

图2为现有技术中刻蚀氮化硅层得到梯形浮栅待制备区的结构流程示意图。

图3～6为本发明制备的浮栅为长方形的结构制备流程图。

图7为本发明刻蚀氮化硅层得到长方形浮栅待制备区的结构流程示意图。

图8为本发明的浮栅待制备区为倒梯形的结构示意图。

元件标号说明

具体实施方式