[发明专利]高电子迁移率晶体管及其制造方法

权利要求书

1.一种高电子迁移率晶体管，包括：

第一半导体层；

第二半导体层，在所述第一半导体层中感生二维电子气；

绝缘掩模层，设置在所述第二半导体层上，所述绝缘掩模层限定暴露所述第一半导体层的一部分和所述第二半导体层的一部分中的一个的开口；

耗尽形成层，设置在所述第一半导体层的该部分和所述第二半导体层的该部分中的被所述开口暴露的一个上，所述耗尽形成层配置为在所述二维电子气中形成耗尽区；

栅极，设置在所述耗尽形成层上；以及

源极和漏极，设置在所述第一半导体层和所述第二半导体层中的至少一个上，所述源极和所述漏极与所述栅极间隔开。

2.如权利要求1所述的高电子迁移率晶体管，其中所述绝缘掩模层的一部分位于所述耗尽形成层的末端与所述第二半导体层之间，所述绝缘掩模层的另一部分位于所述耗尽形成层的另一末端与所述第二半导体层之间。

3.如权利要求1所述的高电子迁移率晶体管，其中所述第二半导体层包括凹陷区，所述绝缘掩模层中的所述开口暴露所述凹陷区的至少一部分，所述耗尽形成层设置在所述凹陷区上。

4.如权利要求3所述的高电子迁移率晶体管，其中所述绝缘掩模层设置在所述第二半导体层的除了所述凹陷区之外的上表面上，所述凹陷区的底表面和内侧表面被所述绝缘掩模层中的所述开口暴露。

5.如权利要求3所述的高电子迁移率晶体管，其中所述绝缘掩模层设置在所述第二半导体层的上表面和所述凹陷区的内侧表面上，所述凹陷区的底表面被所述开口暴露。

6.如权利要求3所述的高电子迁移率晶体管，其中所述绝缘掩模层设置在所述第二半导体层的上表面、所述凹陷区的内侧表面、以及所述凹陷区的底表面的一部分上，所述底表面的其余区域被所述开口暴露。

7.如权利要求6所述的高电子迁移率晶体管，其中所述凹陷区的所述底表面的被暴露其余区域是所述底表面的中心部分或邻近于所述中心部分的部分。

8.如权利要求3所述的高电子迁移率晶体管，其中所述凹陷区形成至比所述第一半导体层与所述第二半导体层之间的界面浅的深度。

9.如权利要求8所述的高电子迁移率晶体管，其中所述凹陷区形成至一深度水平，在该深度水平，所述二维电子气保持在所述第一半导体层与所述第二半导体层之间的界面上，所述二维电子气的对应于所述凹陷区的部分由于所述耗尽形成层而耗尽。

10.如权利要求8所述的高电子迁移率晶体管，其中在所述凹陷区下面的所述第二半导体层的厚度大于或等于5nm。

11.如权利要求3所述的高电子迁移率晶体管，其中所述凹陷区形成至所述第一半导体层与所述第二半导体层之间的界面。

12.如权利要求11所述的高电子迁移率晶体管，其中所述凹陷区的底表面的宽度小于或等于0.5μm。

13.如权利要求1所述的高电子迁移率晶体管，其中所述第一半导体层包括基于GaN的材料。

14.如权利要求1所述的高电子迁移率晶体管，其中所述第二半导体层具有单层结构和多层结构中的一种，所述第二半导体层包括从包含铝、镓、铟和硼中的至少一种的氮化物中选择的至少一种材料。

15.如权利要求1所述的高电子迁移率晶体管，其中所述耗尽形成层包括p型半导体。

16.如权利要求1所述的高电子迁移率晶体管，其中所述耗尽形成层包括掺杂有p型杂质的区域。

17.如权利要求1所述的高电子迁移率晶体管，其中所述耗尽形成层包括基于III-V族的氮化物半导体。

18.如权利要求1所述的高电子迁移率晶体管，还包括从所述栅极在所述绝缘掩模层上延伸的场板。

19.如权利要求18所述的高电子迁移率晶体管，其中所述场板在所述栅极与所述漏极之间在所述绝缘掩模层上延伸。

20.如权利要求1所述的高电子迁移率晶体管，其中所述高电子迁移率晶体管是常闭器件。