[发明专利]绝缘层形成方法

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种绝缘层形成方法。

背景技术

在集成电路的制造过程中，主要包括：半导体器件的形成，这些半导体器件主要为CMOS器件；在形成了半导体器件之后，需要将这些半导体器件与金属层连接，主要与第一金属层连接，从而形成各种不同功能/功用的集成电路，此外，所述第一金属层还可能与后续第二、第三等金属层连接。

半导体器件与第一金属层的连接通过接触孔（contact hole）的形式实现。具体包括：在半导体器件上形成绝缘层，在所述绝缘层中形成一开口，在开口内填入导电材料，形成接触孔。随着半导体器件越来越小，接触孔也变得越来越小，由此需要引入无定形碳（a-C）层，来帮助接触孔的形成。同时，如果无定形碳层表面不平整，会影响后续的光刻工艺，从而影响形成的接触孔的质量。

请参考图1a～1c，其为现有的绝缘层形成方法所形成的半导体结构的示意图。现有的绝缘层形成方法包括：

如图1a所示，提供半导体衬底10；

如图1b所示，在所述半导体衬底10上形成PETEOS（等离子体增强正硅酸乙酯）层11，并对所述PETEOS层11执行CMP（化学机械研磨）工艺；

如图1c所示，在经过CMP工艺的PETEOS层11上形成无定形碳（a-C）层12。

通过上述工艺形成的绝缘层，包括PETEOS层11及无定形碳层12。然而，在实际生产中发现，在无定形碳层12表面具有凸起100，这些凸起100降低了所形成的无定形碳层12的质量，进而影响后续接触孔的形成。

因此，如何避免无定形碳层上产生凸起，成了本领域技术人员亟待解决的问题。

发明内容

本发明的目的在于提供一种绝缘层形成方法，以解决现有的绝缘层形成方法所形成的无定形碳层上具有凸起，从而降低了所形成的无定形碳层的质量，进而影响后续所形成的接触孔的质量的问题。

为解决上述技术问题，本发明提供一种绝缘层形成方法，所述绝缘层形成方法包括：

提供半导体衬底；

在所述半导体衬底上形成PETEOS层，并对所述PETEOS层执行CMP工艺；

对经过CMP工艺的PETEOS层执行等离子体处理，所述等离子体处理所使用的离子包括氧离子；

在经过等离子体处理的PETEOS层上形成无定形碳层。

可选的，在所述的绝缘层形成方法中，在所述等离子体处理的过程中，通过氧气或者臭氧获取氧离子。

可选的，在所述的绝缘层形成方法中，所述氧气或者臭氧的流量为100sccm～50000sccm。

可选的，在所述的绝缘层形成方法中，在所述等离子体处理的过程中，通过一氧化二氮获取氧离子。

可选的，在所述的绝缘层形成方法中，进行所述等离子体处理的反应腔室的压力为2Torr～10Torr。

可选的，在所述的绝缘层形成方法中，进行所述等离子体处理的反应腔室的压力为3Torr～7Torr。

可选的，在所述的绝缘层形成方法中，执行所述等离子体处理的射频功率为50W～1000W。

可选的，在所述的绝缘层形成方法中，执行所述等离子体处理的射频功率为200W～700W。

可选的，在所述的绝缘层形成方法中，执行所述等离子体处理的工艺时间为20s～120s。

可选的，在所述的绝缘层形成方法中，执行所述等离子体处理的工艺时间为40s～90s。

发明人经过仔细研究发现，对于现有的绝缘层形成方法所形成的无定形碳层上具有凸起的问题，其根源在于对PETEOS层执行CMP工艺的过程中，导致了PETEOS层表面具有碳残留，从而导致无定形碳层异常成核，最终使得无定形碳层上具有凸起。为此，本发明通过对经过CMP工艺的PETEOS层执行等离子体处理，去除了PETEOS层表面的碳残留，从而避免了无定形碳层上形成凸起，提高了无定形碳层的质量，以及后续接触孔的质量。

附图说明

图1a～1c是现有的绝缘层形成方法所形成的半导体结构的示意图；

图2是本发明实施例的绝缘层形成方法的流程示意图；

图3a～3d是本发明实施例的绝缘层形成方法所形成的半导体结构的示意图。

具体实施方式