[发明专利]一种主从MII管理接口串行通信方法

说明书

技术领域

本发明涉及计算机技术及通信技术领域，特别涉及一种主从MII管理接口串行通信方法。

背景技术

MII接口（Media Independent Interface，介质无关接口）是IEEE-802.3定义的以太网串行通信标准接口，MII接口提供了MAC层（介质访问控制层）与PHY层（物理层）之间的互联技术。MII接口中的管理接口（简称做MII管理接口，也称作Serial Management Interface，串行管理接口）用于MAC层与PHY层之间传送控制信息和状态信息，通过MII管理接口进行MDIO数据串行通信，MAC层芯片可以访问PHY层芯片的寄存器，并通过这些寄存器来对PHY层芯片进行控制和管理。

在MDIO数据串行通信协议中， MDIO数据帧结构如图1所示，包括开始标识字段（ST）、帧操作字段（OP）、PHY层地址字段（PHYAD）、寄存器地址字段（REGAD）、状态转换字段（TA）和数据字段（DATA）。其中：

起始标识字段（ST）包含2个比特，即比特“01”，表示MDIO数据帧的起始位置。

帧操作字段（OP）包含2个比特，比特“10”表示此帧为一个读操作帧，比特“01”表示此帧为一个写操作帧。

PHY层地址字段（PHYAD）包含5个比特，用于指示物理层芯片的地址。

寄存器地址字段（REGAD）包含5个比特，用于指示物理层芯片中的寄存器地址。

状态转换字段（TA）包含2个比特，若此帧为读操作帧，则第一比特高阻态，第二比特由PHY层芯片置“0”；若此帧为写操作帧，则由MAC层芯片控制连续输出“10”两个比特。

数据字段（DATA）包含16个比特，若此帧为读操作帧，则用于承载PHY层芯片传送到MAC层芯片的状态信息数据；若此帧为写操作帧，则用于承载MAC层芯片传送到PHY层芯片的控制信息数据。

在MDIO信号线传输每个MDIO数据帧之前以32个连续的“1”比特作为帧间隔标识（或称作帧前缀字段，PRE）；在MDIO信号线空闲时（空闲状态以IDLE表示），由于无源驱动，处高阻状态，但通常用上拉电阻使其处在高电平。

MAC层芯片与PHY层芯片进行MDIO数据串行通信时，MAC层芯片的MII管理接口与PHY层芯片的MII管理接口都需要连接两根信号线，即MDC（Management Data Clock，管理数据时钟）信号线和MDIO（Management Data Input/Output，管理数据输入/输出）信号线；MDC信号线用于传输MDC时钟，但MDIO数据串行通信协议中的MDC时钟频率通常与MAC层芯片、PHY层芯片所在系统的系统时钟频率不同，通常MDC时钟频率为2.5MHz；MDIO信号线用于传输MDIO数据，即MAC层芯片的控制信息数据和PHY层芯片的状态信息数据；MDIO数据与MDC时钟同步传送至MII管理接口，MII管理接口在MDC时钟的上升沿触发传输MDIO数据的数据比特。MAC层芯片的MDIO处理模块和PHY层芯片的MDIO处理模块则根据处理程序控制，按照MDIO数据串行通信协议的MDC时钟频率将MII管理接口接收到的MDIO数据写入或者向MII管理接口MII管理接口读出MDIO数据。在MAC层芯片与PHY层芯片进行MDIO数据串行通信过程中，读操作帧与写操作帧的MDIO数据帧时序关系有所不同；在进行帧间隔传输以及MDIO写操作帧传输期间，MAC层芯片的MDIO处理模块始终为读操作状态，PHY层芯片的MDIO处理模块始终为写操作状态；在MDIO读操作帧的起始标识字段到寄存器地址字段的传输期间，MAC层芯片的MDIO处理模块为读操作状态，PHY层芯片的MDIO处理模块为写操作状态，而在MDIO读操作帧的状态转换字段传输期间，MAC层芯片的MDIO处理模块从读操作状态切换为写操作状态，PHY层芯片的MDIO处理模块从写操作状态切换为读操作状态，此后MDIO读操作帧中16个MDC时钟周期的数据字段传输期间，MAC层芯片的MDIO处理模块保持写操作状态，PHY层芯片的MDIO处理模块保持读操作状态。在MDC时钟的同步控制下，MAC层芯片与PHY层芯片进行MDIO数据串行通信的MDIO读操作帧时序关系以及MDIO写操作帧时序关系分别如图2、图3所示。