[发明专利]具有钨栅电极的半导体器件及其制造方法

说明书

本发明提供一种可独立地控制NMOS的阈值电压和PMOS的阈值电压的半导体器件及其制造方法。所述方法包括以下步骤：在半导体衬底的NMOS区域和PMOS区域之上形成栅绝缘膜；在形成于NMOS区域和PMOS区域中的一个之上的栅绝缘膜之上形成含碳钨；在形成于PMOS区域或NMOS区域中的另一个之上的栅绝缘膜之上形成含碳氮化钨；在含碳钨和含碳氮化钨之上形成钨膜；将含碳钨和含碳氮化钨后退火；以及刻蚀钨膜、含碳钨和含碳氮化钨，以在NMOS区域和PMOS区域中形成栅电极。

相关申请的交叉引用

本申请要求2012年8月31日提交的韩国专利申请No.10-2012-0096508的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体器件，更具体地，涉及一种具有钨栅电极的半导体器件及其制造方法。

背景技术

下一代CMOS电路的要求包括低电压、低功率、高性能、高密度和高可靠性，这些通过CMOS电路的微缩来实现。栅绝缘膜厚度的微缩导致各种问题，包括直接隧穿、栅电极杂质扩散、栅极的操作特性、可靠性和寿命下降等等。为了实现高电容，应减小栅绝缘膜的厚度，但是在此情况下，泄漏电流增加，从而造成与栅极的操作特性和可靠性相关的问题。

栅绝缘膜厚度的物理极限需要引入具有高介电(高k)特性的新材料。可物理地应用大厚度的高k栅绝缘膜能够取代氧化硅膜并且能够显著地减小泄漏电流，从而改善栅极的操作特性和可靠性。高k栅绝缘膜应具有比氧化硅膜更高的介电常数值、在高温热工艺中的热力稳定性，以及非晶相。

在引入高k栅绝缘膜时，难以使用N型多晶硅膜和P型多晶硅膜作为栅电极。这是因为掺杂多晶硅膜与沟道之间的杂质隧穿导致耗尽，因此电流减小并且界面电荷层中捕获的电荷增加，导致阈值电压不稳定增加。

因此，当使用金属膜作为栅电极时，可免除额外的掺杂以减少工艺的次数、可解决栅耗尽问题，并且通过引入具有极低电阻的金属膜而使高速操作变得可能。

然而，当将具有中间能隙功函数的金属应用于PMOS和NMOS时，应施加很高的阈值电压以导通每个晶体管，因此无法满足对低电压、高效率器件的要求。因此，为了将晶体管的阈值电压保持在低电平以使其高速操作成为可能，必须需要双金属栅电极结构。

发明内容

本发明的示例性实施例针对一种可独立地控制NMOS的阈值电压和PMOS的阈值电压的半导体器件及其制造方法。

根据一个示例性实施例，一种半导体器件可以包括：衬底，所述衬底包括NMOS区域和PMOS区域；第一栅电极，所述第一栅电极形成在NMOS区域或PMOS区域中的一个中，并且包括含有第一功函数控制材料的第一含钨膜；以及第二栅电极，所述第二栅电极形成在NMOS区域或PMOS区域中的另一个中，并且包括含有不同于第一功函数控制材料的第二含钨膜。

根据一个示例性实施例，一种半导体器件可以包括：衬底，所述衬底包括NMOS区域和PMOS区域；第一栅电极，所述第一栅电极形成在NMOS区域或PMOS区域中的一个中，第一栅电极包括含碳钨膜和钨膜的层叠；以及第二栅电极，所述第二栅电极形成在NMOS区域或PMOS区域中的另一个中，所述第二栅电极包括含碳氮化钨膜和钨膜的层叠。

根据一个示例性实施例，一种制造半导体器件的方法可以包括以下步骤：在半导体衬底的NMOS区域和PMOS区域之上形成栅绝缘膜；在形成于NMOS区域或PMOS区域中的一个之上的栅绝缘膜之上形成第一含钨膜，所述第一含钨膜含有第一功函数控制材料；在形成于PMOS区域或NMOS区域中的另一个之上的栅绝缘膜之上形成第二含钨膜，所述第二含钨膜含有不同于第一功函数控制材料的第二功函数控制材料；将第一含钨膜和第二含钨膜后退火；以及刻蚀第一含钨膜和第二含钨膜，以在NMOS区域和PMOS区域中形成栅电极。