[发明专利]带硬复位功能的增强型Flash芯片及芯片封装方法

说明书

技术领域

本发明涉及芯片技术领域，特别是涉及一种带硬复位功能的增强型Flash芯片及芯片封装方法。

背景技术

含有应答保护单调计算器（Replay Protection Monotonic Counter，RPMC）的增强型Flash是Intel将主推的基本输入输出系统（Basic Input-Output System，BIOS）芯片。它包含一个大容量的串行外设接口（Serial Peripheral Interface，SPI）Flash芯片和RPMC电路。其中，SPI FLASH芯片的容量可以为8M、16M、32M、64M、128M、256M或者更高，用来存储CPU BIOS的代码和数据；RPMC电路保证读写数据的机密性和完整性。RPMC电路与其集成的SPI FLASH一起构成了个人计算机（Personal Computer，PC）系统中BIOS的硬件平台。

目前，在设计具有RPMC功能的增强型Flash芯片时，设计者通常会把大容量SPI Flash和RPMC集成在一个芯片上，即RPMC电路和SPI FLASH一起设计。

但是，这种设计方法存在以下缺点：由于需要将SPI FLASH和RPMC集成在一个芯片上，因此单片芯片的面积大、封装面积大，导致设计成本较高；并且RPMC电路和SPI FLASH一起设计，导致芯片设计复杂度高、设计周期长。

发明内容

本发明提供一种带硬复位功能的增强型Flash芯片及芯片封装方法，以解决设计复杂度高、设计周期长、设计成本高的问题。

为了解决上述问题，本发明提供了一种带硬复位功能的增强型Flash芯片，包括：

封装在一起的串行外设接口SPI FLASH和应答保护单调计数器RPMC；其中，

所述SPI FLASH和所述RPMC分别包括各自独立的控制器；

所述SPI FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上，所述外部共享引脚包括：硬件复位引脚HW_RST、片选引脚CSB、时钟引脚SCLK、输入引脚SI、写保护引脚WPB、屏蔽外部指令引脚HOLDB和输出引脚SO，其中，所述CSB、SCLK、SI和SO为SPI接口的引脚，所述WPB和HOLDB为SPI接口的扩展引脚；

外部指令通过所述芯片的外部共享引脚中的CSB、SCLK和SI传输到所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令；

当所述外部指令为硬件复位操作时，所述硬件复位信号通过所述芯片的外部共享引脚中的HW_RST传输到所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器分别判断是否执行所述硬件复位操作；

所述SPI FLASH和所述RPMC各自还包括内部IO引脚，所述SPI FLASH的内部IO引脚与所述RPMC的内部IO引脚互连，所述SPI FLASH与所述RPMC之间通过互连的内部IO引脚进行内部相互通信。

优选的，所述硬件复位指令通过所述芯片的外部共享引脚中的HW_RST传输到所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器分别判断是否执行所述硬件复位指令，包括：

所述SPI FLASH的控制器和RPMC的控制器分别判断所述硬件复位指令是否有效；

当所述硬件复位操作有效时，所述SPI FLASH和所述RPMC恢复为初始状态。

优选的：所述HW_RST为独立的接口。

优选的：当所述芯片通过外部共享引脚接收到第一外部指令时，若SPIFLASH的控制器和RPMC的控制器分别判断为所述第一外部指令均需要SPI FLASH和RPMC执行，则所述SPI FLASH和所述RPMC各自按照所述第一外部命令执行相应操作；

若仅需要SPI FLASH和RPMC中的任意一个执行所述第一外部指令，则在所述SPI FLASH或所述RPMC按照所述第一外部命令执行相应操作的过程中，若所述芯片通过外部共享引脚接收到第二外部指令，并且仅需要所述SPI FLASH和RPMC中的另一个执行，则所述SPI FLASH和RPMC中的另一个按照所述第二外部命令执行相应操作。