[发明专利]浅沟槽隔离工艺

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种浅沟槽隔离工艺。

背景技术

随着半导体技术的发展，集成电路的关键尺寸越来越小，使得浅沟道隔离（STI）工艺的尺寸也越来越小，这就对相关的工艺步骤的要求越来越严格，尤其是在化学气相沉积（CVD）工艺中对沟槽的填孔能力要求越来越苛刻，于是工程人员不得不采用更好的新材料或新方法以用于提高CVD工艺中的填孔能力，以满足工艺的需求；如：在半导体技术进入65nm及其以下技术节点后，工程人员在CVD工艺中开始引入填孔能力更好的高纵深比制程技术（High Aspect Ratio Process，简称HARP）薄膜来提高CVD工艺的填孔能力。

图1-4是传统的浅沟槽隔离工艺结构流程示意图；如图1-4所示，首先在硅衬底11的上制备氧化物层12后，制备氮化硅层13覆盖氧化物12的上表面，继续沉积有机抗反射涂层14覆盖氮化硅层13的上表面，旋涂光刻胶覆盖有机抗反射涂层14的上表面，曝光、显影后去除多余的光刻胶，形成如图1所示的具有器件图案的光阻15，并该光阻15为掩膜依次回蚀有机抗反射涂层14、氮化硅层13和氧化物层12至硅衬底11中，去除光阻15及剩余的有机抗反射涂层以形成浅沟槽隔离凹槽（STI Trench）16，即如图2所示的结构。

之后，沉积阻挡层17覆盖剩余的氮化硅层13的上表面和浅沟槽隔离凹槽16的底部及其侧壁，采用化学气相沉积工艺填充隔离材料18充满浅沟槽隔离凹槽16且覆盖阻挡层17的表面，形成如图3所示的结构；继续对隔离材料18进行平坦化工艺，于浅沟槽隔离凹槽16中形成隔离层181，形成如图4所示的结构；由于工艺技术及材料的限制，当技术节点的缩小到一定数值后，尤其是进入22nm及其以下技术节点后，不仅能够选用的填充材料越来越小，价格昂贵，且采用传统的浅沟槽隔离工艺还会造成填充工艺步骤产生大量的缺陷如进行过平坦化工艺后浅沟槽隔离槽中的隔离层表面不平整等，会大大降低器件的性能，进而降低产品的良率。

中国专利（申请公布号：CN102282666A）公开了一种用于制造半导体裸片的方法，主要通过对提供的半导体衬底进行处理，形成浅沟槽隔离的点；并在晶片上沉积具有预定义的厚度的至少一个底层，在所述底层的顶部上沉积掩蔽层；使所述掩蔽层成形为具有预定义的深度的区域；施加光学光刻过程以暴露其中将形成沟槽的所有区域；及蚀刻所述晶片以形成若干硅沟槽，其中沟槽的深度取决于所述掩蔽层区域的位置。该技术文献并没有公开提高较小技术节点下的CVD工艺的填孔能力的相关技术特征。

中国专利（公开号：CN1230020A）公开了一种浅沟槽隔离方法，在半导体衬底的场区中形成初始浅沟槽，其深度小于最终浅沟槽。在半导体衬底上淀积绝缘膜，以使初始浅沟槽可以完全被填充。然后，暴露半导体衬底的有源区，在初始浅沟槽中留下厚度对应于最终浅沟槽深度的绝缘膜。然后，在暴露的有源区生长外延层。高宽比大的浅沟槽可以被绝缘膜完全填充，从而保证浅沟槽隔离工艺的可靠性。该技术文献也没有公开提高较小技术节点下的CVD工艺的填孔能力的相关技术特征。

发明内容

针对上述存在的问题，本发明公开了一种浅沟槽隔离工艺，其中，包括：

于一半导体衬底上生长第一保护层，采用第一光刻、第一刻蚀工艺，于所述半导体衬底中形成第一沟槽；

沉积阻挡层覆盖剩余的第一保护层的表面和所述第一沟槽的底部及其侧壁；

填充隔离材料充满所述第一沟槽并覆盖所述阻挡层的表面；

对所述隔离材料进行平坦化工艺至剩余的半导体衬底的表面，形成位于所述第一沟槽中的第一隔离材料层；

制备第二保护层覆盖所述剩余的半导体衬底的表面和所述第一隔离材料层的表面，沉积氮化硅层覆盖所述第二保护层的上；

采用第二光刻、第二刻蚀工艺刻蚀所述氮化硅层至所述第一隔离材料层的表面，形成第二沟槽；

填充隔离材料充满所述第二沟槽并覆盖剩余的氮化硅层的表面；

对所述隔离材料进行平坦化工艺至所述剩余的氮化硅层的表面，形成位于所述第二沟槽中的第二隔离材料层；

其中，所述第二沟槽位于所述第一沟槽的正上方，且所述第二沟槽与所述第一沟槽相互对准。

上述的浅沟槽隔离工艺，其中，所述第一保护层和所述第二保护层的材质均为氧化硅。

上述的浅沟槽隔离工艺，其中，采用化学气相沉积工艺分别填充所述隔离材料至所述第一沟槽和所述第二沟槽中。