[发明专利]一种用于ADC校准的LMS算法

说明书

技术领域

本发明涉及模数转换器、自适应滤波算法、数字信号处理和数字校准技术，特别涉及一种用于ADC校准的LMS算法，该算法是一种具有可变步长及扰动功能的自适应最小均方算法（简称:LMS算法），可以用于模数转换器（简称:ADC）的数字校准，能够很好的校准ADC的线性和非线性误差。

背景技术

随着数字信号处理技术和现代无线通信产业的发展，模数转换器得到越来越广泛的发展，并逐步向高精度、高速度、低功耗的方向发展。但是当ADC的精度达到10位以上时，由于电容的不匹配、运算放大器的输入寄生电容、电荷注入、比较器失调，以及工艺误差等各种误差严重的限制了ADC的性能，传统的模拟电路设计已经很难突破这个精度的瓶颈，所以在高速、高精度ADC的设计中都会采用校准技术。一般的校准技术有两类：数字校准技术和模拟校准技术。模拟校准技术是在模拟领域把相关的量调整到正常值，或者利用激光对芯片原件进行修改，可是这种技术成本高而且容易受到封装时机械应力的影响，数字校准技术通过把电路中失配误差在数字领域描述，然后在数字领域通过一定的校准对其进行调整，将其调整到正常值而不关心模拟领域的数值。数字校准是现行校准技术的主流。

数字校准一般需要用到自适应滤波算法。在几种自适应滤波算法中，由Widrow和hoff引入的LMS算法用平方误差代替均方误差求最小梯度，不需要计算相关矩阵也不需要计算逆矩阵，具有算法简单、运算高效及各种运行条件下性能良好的显著特点，从而广泛应用于ADC的数字校准中。

传统用于ADC校准的LMS算法大多采用固定步长更新抽头权系数的方式，使其在收敛速度和收敛精度上有较大的矛盾：即步长较大时，收敛速度较快，但失调比较大；步长较小时，失调较小，但收敛速度较慢。另外，传统LMS算法由于没加扰动量，当迭代增量过大时容易导致抽头权系数更新时在最优值附近左右震荡的现象，拖慢了系统收敛的速度。

发明内容

本发明的目的在于克服现有技术的缺点与不足，提供一种用于ADC校准的LMS算法，该算法采用一个低速高精度的ADC提供参考信号，通过自适应LMS算法调整滤波器的步长以及抽头权系数，使输出逼近参考信号，完成ADC的校准过程，与传统的LMS算法固定步长不同，本发明的算法能根据误差信号大小实时的更新步长，所以能够更快的更新抽头权系数，实现LMS算法迅速收敛的同时还能实现较高的校准精度。同时，本发明在抽头权系数更新时引入了扰动量，避免了抽头权系数在最优值附近左右震荡的几率，提高了系统收敛的速度。

本发明的目的通过下述技术方案实现：一种用于ADC校准的LMS算法，包括：待校准的ADC(11)、降频器（15）、低速高精度ADC（12）、LMS自适应滤波器（13）和减法器（14），模拟输入信号v_in输入所述待校准的ADC(11)的输入端，并且通过所述降频器（15）降频后输入低速高精度ADC（12）的输入端，所述LMS自适应滤波器（13）的输入端与所述待校准ADC（11)的输出端相连，输出通过所述降频器（16）降频后与所述减法器（14）的一个输入端相连接，所述减法器（14）的另一个输入与所述低速高精度ADC（12）的输出端相连接，所述减法器（14）的输出端与所述LMS自适应滤波器（13）的控制端相连。

所述待校准的ADC（11）对输入的模拟输入信号进行模数转换，并将转换后的数字输出作为所述LMS自适应滤波器（13）的输入信号。

所述降频器（15）降低输入信号的频率，使降频后模拟信号的频率与低速高精度ADC的采样频率成比例。

所述低速高精度ADC（12），对降频后的模拟输入信号进行模数转换，输出的数字信号做为ADC校准的参考信号。

所述降频器（16），对LMS自适应滤波器的输出进行降频，使得所述减法器（14）的两个输入信号在时域是一一对应的关系。

所述减法器（14），对参考信号和所述降频器（16）降频后的数字信号相减得到误差信号，并将误差信号返回到所述LMS自适应滤波器（13），用于更新下一时刻的抽头权系数。

所述LMS自适应滤波器（13）利用误差信号因子、输入信号因子和步长因子自适应的更新滤波器的抽头权系数，通过不断的调整滤波器的抽头权系数，直到误差信号达到所要求的精度，完成ADC的校准。

所述步长因子与误差信号是非线性关系，用于控制收敛速度和收敛精度。在算法初始阶段，误差较大时，步长较大，使得算法的收敛速度加快，在算法接近收敛时，误差较小，步长也逐渐减小，提高算法收敛的精度。