[发明专利]箝位电路

说明书

技术领域

本发明的实施方式涉及一种箝位电路，例如静电放电（ESD）保护电路。

背景技术

电压或电流尖峰（能量尖峰）或电压或电流脉冲，例如由静电放电（ESD）事件或电过应力（EOS）引起的电压或电流脉冲可在半导体器件或包含若干个半导体器件的集成电路（IC）中造成损坏或引起可靠性问题。在ESD过程中，电荷从诸如带电的人、带电的电缆或带电的制造设备的对象在短时间内传输到连接至半导体器件或IC的电路节点。电压或电流尖峰可损坏或损毁半导体器件或IC。例如，由电压或电流尖峰诱发的损坏有，熔断连接线而导致的连接线中断；由热半导体接点烧毁而引起的失效；或诸如MOSFET（金属氧化物场效应晶体管）或IGBT（绝缘栅双极型晶体管）的半导体栅氧化层的损毁或劣化。

已知用于保护半导体器件或集成电路免受诸如由ESD事件引起的电压或电流尖峰的能量尖峰的影响的不同的概念。根据第一个概念，至少一个诸如齐纳二极管或雪崩二极管的二极管并联至将被保护的半导体器件或集成电路。为了ESD保护的目的，所述二极管以反向偏置模式（reverse-bias mode）操作，并且当具有高于所述二极管的电压阻断能力（voltage blocking capability）的电压幅值的电压尖峰发生时，所述二极管击穿。当所述二极管击穿时，其引导由ESD事件引起的电流，并且通过将电压箝制在安全电平来保护半导体器件或IC免受过电压。

根据另一个概念，诸如MOSFET或IGBT的晶体管具有并联至将被保护的半导体器件或IC的负载路径。此外，控制电路并联至该晶体管的负载路径，并且被配置为当负载路径两端的电压达到给定的电压阈值时控制（将其驱动导通）该晶体管。在导通状态，该晶体管提供低欧姆电流路径，以用来引导与所述ESD事件一起发生的电流。晶体管通常具有定义晶体管能够安全操作的负载电流和相应的负载电压的电安全运行区域（eSOA）。因此，控制电路应该被实施为使得晶体管不在eSOA以外操作。

发明内容

本发明的一个实施方式涉及一种箝位电路。所述箝位电路包括箝位元件，具有控制端和连接在第一电路节点与第二电路节点之间的负载路径。控制电路耦接在第一与第二负载端之间，并且耦接至所述箝位元件的控制端。所述控制电路包括至少一个跳回单元，所述至少一个跳回单元包括两个负载端，并且仅耦接在第一电路节点与所述箝位元件的控制端之间，该跳回单元具有在两个负载端之间的电阻，并且被配置为当所述两个负载端之间的电压达到给定阈值时减小所述电阻。

附图说明

现在将参照附图来描述实例。附图用于示出基本原理，从而使得仅示出理解基本原理所需的方面。附图不是按比例的。在附图中，相同的参考字符表示相同的特征。

图1示意性地示出了箝位电路的第一实施方式，所述箝位电路包括实施为晶体管的可控箝位元件以及具有跳回单元的控制电路；

图2示意性地示出了可控箝位元件的示例性特性曲线（这里，示例性地示出的为MOSFET特性）以及MOSFET的电安全运行区域（eSOA）；

图3示意性地示出了根据一个实施方式的跳回单元的特性曲线；

图4示意性地示出了在由SOA2定义的箝位元件（这里为MOSFET）操作限制（operating limit）内的图1中所示的箝位电路的电流-电压特性；

图5示出了箝位电路的第二实施方式；

图6示出了图5的箝位电路的电压调整单元的实施方式；

图7示出了跳回单元的第一实施方式；

图8示出了跳回单元的第二实施方式；

图9A和图9B示出了跳回单元的第三实施方式以及第三实施方式的变形；

图10A和图10B示出了跳回单元的第四实施方式以及第四实施方式的变形；

图11示出了跳回单元的第五实施方式；以及

图12示出了跳回单元的第六实施方式。

具体实施方式