[发明专利]半导体封装

说明书

技术领域

本发明有关于一种半导体封装，特别是关于一种高密度的倒装芯片封装。

背景技术

为了确保电子产品或通信设备的小型化和多功能性，会要求半导体封装具有小尺寸，多针连接，高速和高功能。输入/输出(I/O)引脚数的增加再加上对高性能集成电路(IC)的需求增加，导致了倒装芯片封装体的发展。

倒装芯片技术使用芯片上凸块以与例如封装基板的封装介质互连。正面朝下的倒装芯片接合至封装基板经过最短的路径。这些技术可以不仅适用于单一芯片封装技术，也可以适用于更高层数或集成层数的封装技术，在更高层数或集成层数的封装技术中的封装体更大，且这些技术可以适用于容纳数个芯片的更复杂的基板，以形成较大的功能单元。使用一区域阵列的上述倒装芯片技术的优点为实现连接至元件的内连接结构具有更高的密度和使内连接结构对封装体具有非常低的电感。然而，多功能芯片封装因增加了输入/输出(I/O)连接数量会导致热电特性问题，举例来说，散热问题、串扰(crosstalk)、讯号传输延迟(Propagation Delay)或射频(RF)电路的电磁干扰等问题。上述热电特性问题会影响产品的可靠度和质量。

因此，在此技术领域中，有需要一种高密度的倒装芯片封装，以改善上述缺点。

发明内容

为了解决上述的热电特性的技术问题，本发明的目的在于提供改良式的半导体封装，以提升倒装芯片封装的内连接结构的密度。

本发明的实施例提供一种半导体封装。上述半导体封装包括基板，具有芯片贴附面。芯片，通过导电柱状凸块固接于上述芯片贴附面上，其中上述芯片包括金属焊垫，电性耦接至上述导电柱状凸块，其中上述金属焊垫具有第一边缘和垂直于上述第一边缘的第二边缘，其中于俯视图中，上述第一边缘的长度不等于上述第二边缘的长度。

本发明的另一实施例提供一种半导体封装。上述半导体封装包括基板，具有芯片贴附面。芯片，通过导电柱状凸块固接于上述芯片贴附面上，其中上述芯片包括金属焊垫，电性耦接至上述导电柱状凸块，其中上述金属焊垫具有沿第一方向的第一长度和沿第二方向的第二长度，其中于俯视图中，上述第一长度不等于上述第二长度，其中上述第一方向和上述第二方向之间的夹角大于0度且小于等于90度。

本发明的又一实施例提供一种半导体封装。上述半导体封装包括基板，具有芯片贴附面。芯片，通过导电柱状凸块固接于上述芯片贴附面上，其中上述芯片包括金属焊垫，电性耦接至上述导电柱状凸块，其中上述金属焊垫仅于上述俯视图中具有二重旋转对称。

本发明的又一实施例提供一种半导体封装。上述半导体封装包括基板，具有芯片贴附面。芯片，固接于上述芯片贴附面上，上述芯片的主动表面是面对上述基板。多个导电柱状凸块的至少一个具有凸块宽度，上述凸块宽度范围可从实质上等于或大于例如位于上述基板的上述芯片贴附面上的上述导线的线宽至小于上述导线的线宽的2.5倍。

本发明的又一实施例提供一种半导体封装。上述半导体封装包括基板。导线，设置于上述基板上。导电柱状凸块，设置于上述导线上，其中上述导电柱状凸块耦接至芯片。

本发明的又一实施例提供一种半导体封装。上述半导体封装包括基板。第一导线，设置于上述基板上。阻焊层，设置于上述基板上，上述阻焊层具有覆盖上述第一导线的一部分的延伸部分，其中阻焊层的延伸部分具有垂直侧壁，垂直侧壁凸出于与其相邻的第一导线的部分的侧壁。用于传递讯号的第二导线，设置于上述基板上。导电柱状凸块，设置于上述第二导线上，且连接至上述半导体芯片的导电凸块。第一导电结构，设置于上述第二导线和上述导电柱状凸块之间或设置于上述第二导线和上述基板之间。芯片，设置于上述第一导线的上方。

根据本发明所提供的半导体封装，通过灵活设置导电柱状凸块及其他元件，能够解决高密度倒装芯片封装的热电特性问题。

附图说明

图1显示本发明一实施例的半导体封装的剖面示意图。

图2显示本发明一实施例的半导体封装的位于芯片上的导电柱状凸块的详细结构剖面示意图。

图3显示本发明一实施例的半导体封装的金属焊垫和导电柱状凸块的俯视示意图。

图4a显示本发明另一实施例的半导体封装的部分的俯视示意图。

图4b显示沿图4a的I-I’切线的部分剖面图。

图5a至5f显示本发明不同实施例的导电柱状凸块的俯视示意图。

图6a显示本发明又一实施例的半导体封装的部分的俯视示意图。