[发明专利]一种高速采样前端电路

权利要求书

1.一种高速采样前端电路，其特征在于：包括MDAC采样网络、比较器阵列、运算放大器、输出短接开关、时钟稳定电路、基准电压产生电路、状态控制模块和反馈控制模块；

所述MDAC采样网络，用于采集输入信号；

所述比较器阵列，用于采集输入信号并将输入信号与阈值电压进行比较并产生比较结果信号，所述比较结果信号与时钟稳定电路产生的时钟信号通过状态控制模块来控制MDAC采样网络的工作状态；

所述状态控制模块与MDAC采样网络连接，用于控制MDAC采样网络的工作状态；

所述反馈控制模块一端连接在运算放大器的输出端，另一端与MDAC采样网络连接；

所述运算放大器，用于当时钟稳定电路处于时钟放大相时使运算放大器的两个输入端的电压相等；

所述输出短接开关，用于当时钟稳定电路处于时钟采样相时实现运算放大器的输出端接地；

所述时钟稳定电路，用于产生占空比可调的时钟信号，并使用时钟信号来控制MDAC采样网络、比较器阵列、输出短接开关、状态控制模块和反馈控制模块的工作状态；

所述基准电压产生电路，用于产生一组基准电压供比较器阵列使用。

2.根据权利要求1所述的高速采样前端电路，其特征在于：所述MDAC采样网络包括第一支路组、第二支路组、第三支路组和MDAC采样开关；

所述第一支路组包括由k个第一MDAC输入开关和k个第一MDAC输入端电容，所述k个第一MDAC输入开关并联后通过导线net[1]与k个并联的第一MDAC输入端电容连接；

所述第二支路组包括n-k+1个第二MDAC输入开关和n-k+1个第二MDAC输入端电容，所述n-k+1个第二MDAC输入开关并联后通过导线net[2]与n-k+1个并联的第二MDAC输入端电容连接；

所述第三支路组包括由n-1个相互并联的第三MDAC输入端支路，所述每条第三MDAC输入端支路包括第三MDAC输入开关和第三MDAC输入端电容；所述每条第三MDAC输入端支路中的第三MDAC输入开关和第三MDAC输入端电容通过导线net[(n+2):2n]串联，所述每条第三MDAC输入端支路并联；

所述第一支路组、第二支路组与所述第三支路组并联后一端连接输入信号，另一端与运算放大器的负向输入端连接；

所述MDAC采样开关Sm一端与运算放大器的负向输入端连接，另一端运算放大器的正向输入端连接，所述运算放大器的正向输入端与地连接；

其中，k表示第一MDAC输入端电容的个数；n表示第一、二和三MDAC输入开关个数总和的一半，且2n=k.2^x，k=2^m，x,m=1,2,3,…。

3.根据权利要求2所述的高速采样前端电路，其特征在于：所述反馈控制模块为相互并联的反馈控制开关构成的开关组，所述开关组中的每一个反馈控制开关一端连接在运算放大器的输出端，另一端连接在MDAC采样网络中第一支路组中的第一MDAC输入开关和第一MDAC输入端电容之间的导线上。

4.根据权利要求1所述的高速采样前端电路，其特征在于：所述比较器阵列包括(n-1)个相互并联的比较器，所述每个比较器包括比较器采样网络、比较单元和比较器采样开关，所述比较器采样网络包括比较器信号输入开关、阈值输入开关和比较器采样电容；

所述比较器信号输入开关一端与输入信号端连接，所述阈值输入开关一端与基准电压产生电路连接，所述比较器信号输入开关和阈值输入开关的另一端相互连接后与比较器采样电容连接，所述比较器采样电容再与比较单元的正向端连接，所述比较单元的正、负向端之间与比较器采样开关连接，所述比较单元的输出端与状态控制模块连接。

5.根据权利要求2所述的高速采样前端电路，其特征在于：所述状态控制模块包括第二支路组控制开关和第三支路组控制开关；

所述第二支路组控制开关一端连接于第二支路组中的第二MDAC输入开关和第二MDAC输入端电容之间的导线net[2]上，另一端与地连接；

所述第三支路组控制开关包括n-1个转换开关，所述每个转换开关的一端连接于第三支路组中的各个分支路中的第三MDAC输入开关和第三MDAC输入端电容之间，另一端分别与地或基准电压产生电路连接。