[发明专利]一种用于DRAM修复测试的数据压缩输出方法

说明书

技术领域

本发明属于芯片设计领域，涉及一种用于DRAM修复测试的数据压缩输出方法。

背景技术

DRAM的最基本单元是由成千上万的cell单元(每一个单元称之为bit)组成，而目前没有任何一种工艺能够保证所有的cell单元都是正确的，因此在前端测试中一旦发现某个单元有问题，我们利用冗余的单元对坏掉的单元进行修复；

参见图1，对内存进行读写操作的时候，字线WL以及位线CSL会被激活，其所对应得cell单元则被激活；每一根位线CSL及字线WL的交点对应的是8个cell单元；以DDR2X16的芯片为例，每次读写为64个bit，则需要激活1根WL以及8个CSL，共8个交点，对应的是64个cell单元；

参见图2，每一个cell的测试结果信息都需要被记录下来；对于内存测试常用的Advantest T5377而言，每个时钟周期只能读出1位bit；因此记录下这64bit信息，需要16个机台的channel以及2个时钟周期；

在此种方式下，每个芯片需要连接16个IO通道，4个周期方能满足我们读出64个bit的需求；机台所能提供的IO通道是有限的，以Advantest T5377为例，它有1280个IO通道，如果每个芯片需要连接16个IO通道，则最多只能同时测试80个芯片；而这个同测数远不能满足我们量产的需求，同时根据工艺的复杂程度成本也随之增加，读取的时间也相对较长。

发明内容

为了保证修复芯片所用数据的正确输出以及节省成本，需要有足够的输入输出通道（I/O）和时间使其数据全部正确输出，本发明提供一种用于DRAM修复测试所用的数据压缩输出方法。

本发明的技术解决方案是：

1、一种用于DRAM修复所需的数据压缩输出方法，该发明步骤如下：

1）读取32位cell单元的数值；

2）通过芯片内部的算法判断cell单元是否存在fail，如果cell单元没有fail，则结果值为“1”，如果芯片单元有fail，则结果值为“0”；

3）芯片内部对32位cell单元的结果值进行“与”的运算：

最终结果=(单元1结果)“与”(单元2结果)“与”(单元3结果)“与”…“与”(单元31结果)“与”(单元32结果)；

4）输出32位cell单元的唯一最终结果值；

5)测试机台得到32位cell单元的结果后，如果结果为“0”，则说明存在坏掉的位线CSL，运行处理程序使冗余的CSL代替坏掉的位线CSL；如果结果为“1”，则说明没有坏掉的位线CSL。

2、一种用于DRAM修复所需的数据压缩输出方法，该发明步骤如下：

1）读取8位cell单元的数值；

2）通过芯片内部的算法判断cell单元是否存在fail，如果cell单元没有fail，则结果值为“1”，如果cell单元有fail，则结果值为“0”；

3）芯片内部对8位cell单元的结果值进行“与”的运算：

输出结果=(单元1结果)“与”(单元2结果)“与”(单元3结果)“与”(单元4结果)“与”(单元5结果)“与”(单元6结果)“与”(单元7结果)“与”(单元8结果)；

4）输出8位cell单元的唯一最终结果值；

5)测试机台得到8位cell单元的结果后，如果结果为“0”，则说明存在坏掉的位线CSL，运行处理程序使冗余的CSL代替坏掉的CSL；如果结果为“1”，则说明没有坏掉的位线CSL。

本发明的优点：

1、本发明采用高压缩比的数据输出压缩方式，减少了输入输出通道，增加了同测数的可能性，并且降低测试时间；

2、本发明因压缩方式的改变大大降低了测试成本；

3、本发明所提供的数据输出压缩比的选择，使其相比于普通无压缩比的情况下，依旧可以增加同测数，降低测试时间。

附图说明

图1是现有工艺对内存进行读写操作的激活方式；

图2是现有cell的测试结果信息记录方式；

图3是本发明采用8位cell单元提高同测数的输出方式；

图4是本发明采用8位cell单元提高时钟周期的输出方式；

图5是本发明采用32位cell单元的输出方式；

具体实施方式

本发明一种用于DRAM修复所需的数据压缩输出方法，该发明步骤如下：

1）读取32位cell单元的数值；