[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体技术领域中，离子注入是半导体器件制造的关键步骤。在制造半导体器件的过程中，往往需要进行离子注入工艺，以形成轻掺杂（LDD）区、或形成源极和漏极等。然而，随着半导体制造工艺的不断发展，器件的尺寸不断缩小，这给离子注入工艺，尤其是离子注入工艺中掩膜的图形化，带来了极大的挑战。并且，器件尺寸缩小给对NMOS或PMOS进行离子注入以形成源极和漏极的工艺带来了更大的挑战；而这一问题在鳍型场效应晶体管（FinFET）上更加凸显。

下面，结合图1A至图1F，对现有技术的半导体器件的制造方法进行简要说明，主要涉及离子注入工艺。其中，图1A至图1F为现有的半导体器件的制造方法的各工艺完成后形成的图案的剖视图。该半导体器件的制造方法，一般包括如下步骤：

步骤E1：提供一前端器件100，在前端器件100上形成光刻胶层1010，如图1A所示。

其中，前端器件100，包括半导体衬底和栅极。半导体衬底中一般还包括浅沟槽隔离（STI）等（图1A中未示出）。前端器件100一般包括PMOS区和NMOS区，如图1A所示。其中，在图1中位于半导体衬底上方的与PMOS和NMOS对应的区域（不同的阴影区域）分别为PMOS的栅极和NMOS的栅极。

显然，在现有技术中，光刻胶层1010直接形成于前端器件100之上。由于前端器件的结构尤其表面结构比较复杂（其表面并不平坦），导致通过光刻对光刻胶层1010进行图形化以形成离子注入掩膜（NMOS离子注入掩膜或PMOS离子注入掩膜）的过程，受到了极大的挑战，很难形成形貌理想的图形化的光刻胶层（即，离子注入掩膜），这一问题在鳍型场效应晶体管（FinFET）上更加凸显和严重。并且，由于器件缩小导致光刻胶层需在厚度上进行一定的减小，这往往造成光刻胶层1010无法满足离子注入和光刻的工艺窗口要求。

步骤E2：对光刻胶层1010进行光刻，形成PMOS离子注入掩膜（即，图形化的光刻胶层）101。形成的图形，如图1B所示。

其中，PMOS离子注入掩膜，是指对PMOS区进行离子注入时所使用的掩膜；同理，NMOS离子注入掩膜，是指对NMOS区进行离子注入时所使用的掩膜。并且，当不至于引起混淆的情况下，NMOS离子注入掩膜和PMOS离子注入掩膜均可以简称为离子注入掩膜。

如上所述，由于前端器件的结构尤其表面结构比较复杂（表面不平坦），导致通过光刻对光刻胶层1010进行图形化以形成PMOS离子注入掩膜101的过程，形成的PMOS离子注入掩膜101的形貌往往并不理想。并且，由于器件缩小导致光刻胶层1010需在厚度上进行一定的减小，这往往造成最终形成的离子注入掩膜101无法满足离子注入和光刻对工艺窗口的要求（即工艺窗口过小）。

步骤E3：以PMOS离子注入掩膜101为掩膜，对前端器件100的PMOS区进行离子注入。形成的图形如图1C所示。为了简要，图中未示出前端器件100中形成的离子注入区。

本步骤中，PMOS离子注入掩膜101的作用主要在于：作为掩膜，防止NMOS区被注入离子。然而，由于PMOS离子注入掩膜101的形貌往往并不理想，并且，PMOS离子注入掩膜101的厚度往往无法满足离子注入的工艺窗口要求，因此，可能造成PMOS区被不当地注入离子，造成器件性能下降甚至良率下降。

步骤E4：剥离去除PMOS离子注入掩膜101。形成的图形如图1D所示。

步骤E5：以与步骤E1至E2相同的方法，在前端器件100上形成NMOS离子注入掩膜102；并以该NMOS离子注入掩膜102为掩膜对前端器件100的NMOS区进行离子注入。如图1E所示。

为了简要，图1E中未示出前端器件100中形成的离子注入区。

在实施步骤E5的过程中，也存在上述步骤E1至E3所面临的工艺窗口较小、容易造成器件良率下降等问题。

步骤E6：剥离去除NMOS离子注入掩膜102。形成的图形如图1F所示。

在现有技术中，上述NMOS区和PMOS区的离子注入过程的先后顺序，可以对调。并且，在完成步骤E6后，一般还包括在前端器件101上通过沉积层间介电层材料形成层间介电层（ILD）的步骤。