[发明专利]具有自行对准栅极电极的垂直沟道晶体管及其制造方法

说明书

一种用以制造垂直沟道晶体管的方法包括：形成具有两个横向相对侧壁的多个柱状物于衬底上；形成栅极介电层于所述柱状物的两个侧壁上；形成覆盖所述柱状物的任一侧壁的第一栅极电极、及覆盖所述柱状物的其他侧壁且具有比所述第一栅极电极低的高度的屏蔽栅极电极于该栅极介电层上；以及形成与所述第一栅极电极的侧壁的上部分连接的第二栅极电极。

本申请案主张2012年5月31日所提出的韩国专利申请案第10-2012-0058607号的优先权，在此以提及方式并入该韩国专利申请案的全部。

技术领域

本发明的示范性实施例是有关于一种半导体装置，以及更特别地，是有关于一种具有垂直沟道晶体管的半导体装置及一种用以制造该半导体装置的方法。

背景技术

大部分半导体装置包括晶体管。例如，在像DRAM的存储器装置中，存储器单元包括像MOSFET的单元晶体管。通常，在MOSFET中，在半导体衬底中形成源极/漏极区，以及由于这个事实，在该源极区与该漏极区间形成平面沟道。这样的一般MOSFET称为‘平面沟道晶体管’。

当在存储器装置中不断地需要集成度及性能的改善时，MOSFET制造技术有物理极限(physical limit)。例如，当存储器单元的尺寸减少时，MOSFET的尺寸减少了，以及由于此事实，该MOSFET的沟道长度不得不减少。如果MOSFET的沟道长度减少，则存储器装置的特性可能因资料保持特性下降所造成的各种问题而下降。

考量这些问题，已提出垂直沟道晶体管。该垂直沟道晶体管(VCT)具有在柱状物的上部分及下部分中所形成的源极区及漏极区。该柱状物做为沟道，以及在该柱状物的侧壁上形成垂直栅极电极。

该垂直栅极电极是形成为环绕式栅极结构(all-around gate structure)或双栅极结构(double gate structure)。

然而，当该临界尺寸因高度集成而减少至20nm或以下时，因为柱状物间间的隙是窄的，所以栅极电极的形成不得不是薄的。如果使该栅极电极形成薄的，则电阻可能增加了。

再者，因为柱状物间的间隙是窄的，所以如果沉积电极成比预定厚度厚，则很难使电极分隔。如果实施过刻蚀工艺，以使电极分隔，则很可能在具有宽间隙的区域(例如，垫区(pad region))中刻蚀及侵蚀下面的结构。

发明内容

本发明的实施例是有关于一种半导体装置，该半导体装置具有能减少垂直栅极电极的电阻的垂直沟道晶体管，以及有关于一种用以制造该半导体装置的方法。

依据本发明的实施例，一种用以制造垂直沟道晶体管的方法可以包括：形成具有两个横向相对侧壁的多个柱状物于衬底上；形成栅极介电层于柱状物的两个侧壁上；形成覆盖柱状物的任一侧壁的第一栅极电极、及覆盖柱状物的其他侧壁且具有比第一栅极电极低的高度的屏蔽栅极电极于该栅极介电层上；以及形成与第一栅极电极的侧壁的上部分连接的第二栅极电极。

依据本发明的另一实施例，一种用以制造垂直沟道晶体管的方法可以包括：形成具有两个横向相对侧壁的多个柱状物于衬底上；形成栅极介电层于柱状物的两个侧壁上；形成覆盖柱状物的两个侧壁的任一侧壁的第一栅极电极；以及形成与第一栅极电极的侧壁的上部分连接的第二栅极电极。

依据本发明的又另一实施例，一种用以制造半导体装置的方法可以包括：形成硬掩膜层图案于半导体衬底上；通过使用硬掩膜层图案做为刻蚀阻障，刻蚀该半导体衬底，以形成本体；形成掩埋位线于本体中；刻蚀硬掩膜层图案及本体的上部分，以形成具有两个横向相对侧壁的柱状物；形成第一栅极电极于柱状物的两个侧壁的任一侧壁上；形成与第一栅极电极的侧壁的上部分连接的第二栅极电极；以及形成与柱状物连接的储存节点。