[发明专利]金属硬质掩模结构的修复方法

说明书

技术领域

本发明涉及半导体工艺技术领域，尤其涉及一种金属硬质掩模结构的修复方法。

背景技术

随着半导体集成电路特征尺寸的持续减小，后段互连电阻电容（Resistor Capacitor，简称RC）延迟呈现显著增加的趋势，为了减少后段互连RC延迟，引入低介电常数（Low-k）材料，并且铜互连取代铝互连成为主流工艺。由于铜互连线的制作方法不能像铝互连线那样通过刻蚀金属层而形成，因此铜大马士革镶嵌工艺成为铜互连线制作的标准方法。

铜大马士革工艺制程为：在平面基体上淀积一介电层以及金属硬质掩膜层；通过光刻和刻蚀工艺将图形转移至金属硬质掩膜层；以金属硬质掩膜层为掩模将图形转移至介电层，在介电层中形成镶嵌的通孔和沟槽；淀积金属阻挡层和铜籽晶层；电镀金属铜填满介电层中通孔和沟槽；化学机械研磨（CMP）平坦化去除介电层上多余金属，形成平面铜互连。

在进入45nm技术节点之后，后段互连制程普遍使用低k值介质（Low-k）以至多孔低k值介质（ultra low-k），用以减小在极小关键尺度时信号传输的阻容迟滞效应（RC delay）。但是由于光刻条件，刻蚀腔体条件以及刻蚀工艺条件限制，金属硬质掩膜蚀刻比较容易造成致命缺陷。通常这种缺陷直接导致开硬质掩膜失败而导致wafer报废，通常在45奈米技术节点及以下工艺中，采用硬质掩膜的金属层数都在7～8层以上（包括M1和1XDD），报废发生在整个工艺流程中越靠后段，产生的报废成本将越高，因此研究有效的金属硬质掩膜结构的修复方法越来越凸显重要意义。

因此，有必要提出一种简单有效的金属硬质掩膜结构的修复方法，以减少刻蚀金属硬质掩膜时产生的缺陷所引起的wafer报废情况。

发明内容

本发明的目的在于提供一种金属硬质掩膜结构的修复方法，用于修复半导体器件上在刻蚀过程中产生缺陷的金属硬质掩模层，以减少金属硬质掩膜层缺陷所导致的wafer报废情况。

为解决上述问题，本发明提出一种金属硬质掩膜结构的修复方法，包括如下步骤：

提供半导体器件，所述半导体器件上已形成有第N层金属层以及第N+1层金属层的层间介质层，该层间介质层包括第一介质层、初始氧化层、低k介质层、第二介质层、金属硬质掩模层、第三介质层以及第四介质层；所述金属硬质掩模层在刻蚀过程中产生缺陷；

对所述第四介质层、第三介质层以及金属硬质掩模层进行刻蚀，去除所述第四介质层、第三介质层以及金属硬质掩模层；

对所述第二介质层以及低k介质层进行化学机械研磨，去除所述第二介质层以及部分低k介质层；

对剩余的所述低k介质层以及所述初始氧化层进行刻蚀，去除所述剩余的低k介质层以及所述初始氧化层。

可选的，该方法在去除所述剩余的低k介质层以及所述初始氧化层的步骤之后还包括对所述第一介质层进行厚度和均匀性的测量，确保其符合工艺规格的步骤。

可选的，该方法在确保所述第一介质层的厚度和均匀性符合工艺规格的步骤之后还包括在所述第一介质层上重新制备第N+1层金属层的步骤。

可选的，所述剩余的低k介质层的厚度为40～60nm。

可选的，所述剩余的低k介质层的厚度为50nm。

可选的，所述第一介质层的材料为SiC。

可选的，所述初始氧化层及所述第四介质层的材料为SiO2。

可选的，所述低k介质层的材料为SiOCH。

可选的，所述第二介质层及所述第三介质层的材料为SION。

可选的，所述低金属硬质掩膜层的材料为TiN。

可选的，所述刻蚀第四介质层、第三介质层以及金属硬质掩模层的工艺为多合一等离子干法刻蚀工艺。

可选的，所述第一介质层的厚度、均匀性以及剩余低k介质层厚度由膜厚测量机台测量得到。

可选的，所述膜厚测量机台为美国科磊(KLA-Tencor)半导体设备公司生产的膜厚测量机台。

与现有技术相比，本发明提供的金属硬质掩膜结构的修复方法，通过对产生缺陷的金属硬质掩膜结构进行刻蚀及化学机械研磨工艺使其修复，从而避免了因为金属硬质掩模缺陷导致的晶圆报废，有效地降低了工艺生产成本。

附图说明

图1为本发明实施例提供的金属硬质掩膜结构的修复方法的流程图；

图2A至图2D为本发明实施例提供的金属硬质掩膜结构的修复方法的各步骤对应的器件结构示意图。

具体实施方式