[发明专利]双端口SRAM连接结构

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及SRAM单元结构。

背景技术

在深亚微米集成电路技术中，嵌入式静态随机存取存储器(SRAM)器件已经成为高速通信、图像处理和芯片上系统(SOC)产品的流行存储单元。例如，双端口(DP)SRAM器件允许并行操作，诸如一个周期内的IR(读取)1W(写入)或2R(读取)，因此，具有比单端口SRAM更高的带宽。在具有减小的特征尺寸和增加的封装密度的先进技术中，单元结构的低负载和高速是嵌入式存储器和SOC产品中的重要因素。实现多种栅极结构以达到高封装密度和高速。例如，在SRAM结构中采用U形栅极结构。然而，U形栅极结构包括具有下拉(PD)器件变化的潜在问题和关于鳍式场效应晶体管(FinFET)结构的集成问题。而且，U形栅极结构中的临界尺寸均匀性(CDU)还引起了瓶颈和泄漏问题。相应地，U形栅极结构影响SRAM单元稳定性并且限制缩放(或收缩)能力。因此，期望具有解决以上问题的新结构和方法。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种静态随机存取存储器(SRAM)单元，包括：第一反相器和第二反相器，被交叉耦合来用于数据存储，每个反相器都包括至少一个上拉器件和至少两个下拉器件；至少四个传输门器件，被配置成具有两个交叉耦合的反相器；至少两个端口，与所述至少四个传输门器件耦合来用于读取和写入；第一接触部件，与所述第一反相器的两个第一下拉器件(PD-11和PD-12)接触；以及第二接触部件，与所述第二反相器的两个第二下拉器件(PD-21和PD-22)接触。

在该SRAM单元中，所述PD-11包括第一栅极；所述PD-12包括第二栅极；所述PD-21包括第三栅极；所述PD-22包括第四栅极；所述第一接触部件直接接合在所述第一栅极和所述第二栅极上；以及所述第二接触部件直接接合在所述第三栅极和所述第四栅极上。

在该SRAM单元中，所述PD-11和所述PD-12具有第一共漏极；以及所述PD-21和所述PD-22具有第二共漏极。

在该SRAM单元中，所述第一栅极、第二栅极、第三栅极和第四栅极在第一方向上被拉长和延伸；以及所述第一接触部件和所述第二接触部件在垂直于所述第一方向的第二方向上被拉长和延伸。

该SRAM单元进一步包括：在所述第二方向上被拉长和延伸的有源区，其中，所述有源区包括：第一有源区，位于所述第一栅极和所述第二栅极下方；以及第二有源区，位于所述第三栅极和所述第四栅极下方。

在该SRAM单元中，所述有源区进一步包括：第三有源区，紧邻所述第一有源区；第四有源区，紧邻所述第二有源区；第一传输门器件和第二传输门器件，形成在所述第三有源区上；以及第三传输门器件和第四传输门器件，形成在所述第四有源区上。

在该SRAM单元中，所述SRAM单元具有在所述第一方向上扩展第一尺寸和在所述第二方向上扩展第二尺寸的拉长形状；所述第一尺寸大于所述第二尺寸；以及所述第一有源区、所述第二有源区、所述第三有源区和所述第四有源区沿着所述第一尺寸进行设置，使得所述第一有源区和所述第二有源区介于所述第三有源区和所述第四有源区之间。

该SRAM单元进一步包括：第一传输门接触部件、第二传输门接触部件、第三传输门接触部件和第四传输门接触部件，分别与所述第一传输门器件、所述第二传输门器件、所述第三传输门器件和所述第四传输门器件接触，其中，所述SRAM单元在所述第一方向上从第一边缘扩展到第二边缘；所述第一传输门接触部件和所述第二传输门接触部件设置在所述SRAM单元的所述第一边缘上并且被配置成在所述第一方向上相互偏移；以及所述第三传输门接触部件和所述第四传输门接触部件设置在所述SRAM单元的所述第二边缘上并且被配置成在所述第一方向上相互偏移。

该SRAM单元进一步包括：自对准接触部件，所述自对准接触部件在所述第一方向上被拉长并且被定向，其中，所述自对准接触部件与所述第一共漏极和在所述第一传输门器件和所述第二传输门器件之间共享的另一个共漏极接触。

该SRAM单元进一步包括：通孔部件(Via-0)，与所述自对准接触部件和第一金属层中的金属线垂直接触。

在该SRAM单元中，所述PD-11、所述PD-12、所述PD-21和所述PD-22包括鳍式场效应晶体管(FinFET)。