[发明专利]一种Σ型硅沟槽的制造方法

说明书

技术领域

本发明一般涉及CMOS半导体器件制造工艺，更确切的说，涉及一种Σ型硅沟槽的制造方法。

背景技术

随着半导体制作工艺的日益提升以及CMOS半导体器件工艺的发展，半导体器件的比例尺寸不断缩小，为满足器件性能提高需要引入应力硅工程。目前在PMOS上比较通用应力硅工程是SiGe工艺，SiGe工艺具有优异的射频性能，更由于其较高的性价比，被广泛应用于移动通信、卫星定位和RFID（Radio Frequency IDentification，无线射频识别）等市场；SiGe工艺还可以与常规的数字模拟电路相集成，制造出功能完整的SoC（系统级芯片）芯片。目前采用SiGe材料制作射频集成电路已成为国际上的研究热点。随着无线电应用越来越广泛，使用的带宽和频率也越来越高，因此宽带、超宽带的无线电应用研究具有重要意义。SiGe工艺需要先在硅片上挖取硅沟槽，现有的沟槽一般包括有U型和Σ型。Σ型硅沟槽比U型有更高的应力效果，器件性能更为突出。现有技术中制造方法一般使用不同硅晶向刻蚀速率药液进行刻蚀形成Σ型硅沟槽，例如采用浓度为2.38%、40度的TMAH（四甲基氢氧化铵）溶液进行刻蚀，但是溶液价格比较昂贵，制造成本较高，刻蚀速率也不太理想，同时在刻蚀过程中还容易对半导体结构其他位置造成损伤，对产品也造成了一定影响。

中国专利（公开号：102683180A）公开了一种凹槽刻蚀方法以及半导体器件制造方法，其中包括：在硅片上涂覆具有具体厚度的光刻胶；形成所述光刻胶的用于刻蚀出凹槽的图案；以及利用形成有图案的光刻胶，执行等离子刻蚀；其中，对光刻胶的所述具体厚度以及等离子刻蚀过程中的刻蚀能量进行控制，以使等离子体消耗完所述光刻胶而刻蚀到所述光刻胶的下面的硅片。

该发明的目的是为了提供一种可能够以简化的方法来形成上部的角轮廓形成为圆弧形状的凹槽，在实际刻蚀过程中刻蚀速度比较缓慢，同时在刻蚀过程中也没有相应的保护措施，容易对其他不需要刻蚀的部位造成损伤，在实际制作过程中有一定的局限性。

中国专利浅沟槽形成方法（公开号：101752286A），其中，包括：在半导体基底上形成钝化层及图形化的抗蚀剂层；以所述图形化的抗蚀剂层为掩膜，采用第一刻蚀气体去除部分厚度的所述钝化层；以刻蚀后的所述钝化层为硬掩膜，采用异于所述第一刻蚀气体的第二刻蚀气体去除剩余的所述钝化层并刻蚀部分深度的所述半导体基底，形成所述浅沟槽。

该发明在实际刻蚀速率较慢，形成沟槽时间较长，同样不利于半导体沟槽制造工艺的发展。

发明内容

本发明根据现有技术中刻蚀形成Σ型沟槽成本较高同时刻蚀速率较慢的问题，提供了一种Σ型沟槽制造方法，通过在U型沟槽注入离子，于半导体衬底形成一Σ型离子掺杂区，然后使用湿法刻蚀可快速去除该离子掺杂区，于半导体衬底形成所需Σ型硅沟槽，同时很好的保护了半导体衬底和多晶硅栅极。

为了实现以上目的，本发明采用的技术方案为：

一种Σ型硅沟槽的制造方法，应用于具有多晶硅栅极的半导体结构上，所述半导体结构包括多晶硅栅极和半导体衬底，所述多晶硅栅极部分覆盖所述半导体衬底的上表面，且所述多晶硅栅极的表面覆盖有一阻挡层，其中，包括以下步骤：

步骤S1、部分刻蚀所述半导体衬底，于所述半导体衬底内形成U型沟槽；

步骤S2、以倾斜角度进行离子注入工艺，于所述U型沟槽的底部及其侧壁的半导体衬底中形成Σ型离子掺杂区；

步骤S3、刻蚀所述Σ型离子掺杂区，形成Σ型沟槽。

上述的一种Σ型硅沟槽的制造方法，其中，所述半导体衬底为硅基板。

上述的一种Σ型硅沟槽的制造方法，其中，所述阻挡层为氮化硅层。

上述的一种Σ型硅沟槽的制造方法，其中，步骤S1中采用干法刻蚀工艺形成所述U型沟槽。

上述的一种Σ型硅沟槽的制造方法，其中，步骤S2中采用磷离子进行所述离子注入工艺。

上述的一种Σ型硅沟槽的制造方法，其中，步骤S2中的所述倾斜角度为进行所述离子注入工艺时注入离子的方向与所述硅基板上表面的角度，且该倾斜角度为10-45度。

上述的一种Σ型硅沟槽的制造方法，其中，步骤S2中所述离子注入工艺的注入离子能量为10KeV-50eV，注入离子量大于1e15atom/cm²。

上述的一种Σ型硅沟槽的制造方法，其中，步骤S2中在注入所述离子过程中，将所述半导体衬底旋转4次，所述旋转4次的角度分别为90°、180°、270°、360°。