[发明专利]一种硅刻蚀工艺

说明书

技术领域

本发明涉及CMOS半导体器件制造工艺，尤其涉及一种结合离子注入工艺利用磷酸刻蚀硅的方法。

背景技术

在半导体技术中，提高半导体器件的性能是一个很重要的课题。随着器件特征尺寸的不断缩小，以硅作为沟道材料的CMOS器件的迁移率越来越低，已经无法满足器件性能的不断提升的要求，因此就需要引入应变工程来提高硅材料的迁移率，或者是直接采用其它的迁移率比较高的材料来代替硅作为器件的沟道材料，比如锗等，而由于硅工艺及设备非常成熟，考虑成本和兼容性的要求，就需要以硅晶圆作为载体仅在表面处使用新材料做为器件层。

传统工艺中，通过干法刻蚀的方法对Si进行刻蚀，然后在形成的界面通过外延生长的方式形成新的沟道材料。但传统干法刻蚀工艺复杂，会对Si表面造成破坏而且会生成氧化层，需要经过后续的工艺对其进行修复。

图1A-图1E为传统硅刻蚀工艺的步骤图，如图1A所示，首先，在一单晶硅1’上制备一层保护层2’，该保护层2’覆盖于单晶硅1’之上；如图1B所示，在保护层2’上制备一层光阻层3’，使得光阻层3’覆盖于单晶硅1’的表面；如图1C所示，对光阻层3’进行光刻工艺，使得光阻层3’形成生产所需要的图案；如图1D所示，对暴露的保护层2’以及其下方的部分单晶硅1’进行干法刻蚀，从而在单晶硅1’内形成所需要的沟槽；如图1E所示，最后，去除覆盖于保护层2’之上的剩余光阻层3’。

中国专利（公开号：CN101226899A）公开了一种包括半导体衬底的半导体集成电路器件。该器件具有覆盖半导体衬底的电介质层以及覆盖电介质层的栅极结构。该器件还具有位于栅极结构附近内的半导体衬底的一部分内的沟道区域；以及半导体衬底中的轻掺杂源极区域/漏极区域，以在部分栅极结构下方形成扩散的袋状区域。该器件还具有位于栅极结构边缘上的侧壁间隔层。该器件还具有蚀刻的源极区域和蚀刻的漏极区域。第一源极区域和第一漏极区域的每一个特征在于：凹陷区域具有基本垂直壁、底部区域以及将垂直壁连接到底部区域的圆形拐角区域。底切区域位于凹陷区域的每个内。该器件的凹陷区域的一个或多个暴露表面免于和各向异性刻蚀工艺相关的任何损伤。硅锗材料形成于源极区域和漏极区域中，以填充蚀刻的源极区域和蚀刻的漏极区域。源极区域和漏极区域之间的沟道区域特征在于应变区域。应变区域为至少从源极区域和漏极区域中形成的硅锗材料的受压模式。

中国专利（公开号：CN102479818A）公开了一种半导体器件，包括衬底、位于衬底中的沟道区、位于沟道区两侧的源漏区、位于沟道区上的栅极结构、位于栅极结构周围的栅极侧墙，其特征在于：源漏区由外延生长的超薄金属硅化物构成，源漏区与沟道区的界面处具有掺杂离子的分离凝结区。

在半导体工艺中，磷酸化学液和离子注入都是比较常见和比较成熟的工艺。磷酸通常用来进行氮化硅的刻蚀，而离子注入技术更是半导体工艺中不可或缺的技术。如果能够将这两种技术加以结合并应用于硅的刻蚀中去，便能够克服单一干法刻蚀和单一湿法刻蚀中所存在的不足。

发明内容

鉴于上述问题，本发明提供一种硅刻蚀工艺。

本发明解决技术问题所采用的技术方案为：

一种硅刻蚀工艺，应用于一硅衬底上，所述硅衬底的上表面覆盖有一层保护膜，其中，包括以下步骤：

旋涂光刻胶覆盖所述保护膜的上表面，曝光、显影后，去除多余的光刻胶，于所述保护膜的上表面形成具有刻蚀图形的光阻；

以所述光阻为掩膜，刻蚀所述保护膜至所述硅衬底的上表面；

继续离子注入工艺，于所述硅衬底中形成掺杂区；

去除所述光阻后，以剩余的所述保护膜为掩膜刻蚀所述掺杂区，形成沟槽。

所述的硅刻蚀工艺，其中，采用湿法刻蚀工艺刻蚀所述掺杂区。

所述的硅刻蚀工艺，其中，采用磷酸化学液进行所述湿法刻蚀工艺。

所述的硅刻蚀工艺，其中，通过所述离子注入工艺中的注入离子类型控制所述湿法刻蚀的速率；

通过所述磷酸化学液的温度控制所述湿法刻蚀的速率。

所述的硅刻蚀工艺，其中，所述保护膜的材质为二氧化硅。

所述的硅刻蚀工艺，其中，采用化学气相淀积工艺制备所述保护膜。

所述的硅刻蚀工艺，其中，所述掺杂区的形状通过所述离子注入的注入方向和注入深度来控制。

所述的硅刻蚀工艺，其中，采用干法刻蚀工艺去除所述保护膜。

所述的硅刻蚀工艺，其中，采用干法去胶工艺去除所述光阻。

所述的硅刻蚀工艺，其中，采用湿法去胶工艺去除所述光阻。