[发明专利]一组应用于双大马士革金属互连工艺的光掩模有效
| 申请号: | 201310081912.1 | 申请日: | 2013-03-14 |
| 公开(公告)号: | CN103199057A | 公开(公告)日: | 2013-07-10 |
| 发明(设计)人: | 毛智彪;于世瑞;张瑜 | 申请(专利权)人: | 上海华力微电子有限公司 |
| 主分类号: | H01L21/768 | 分类号: | H01L21/768;G03F1/38 |
| 代理公司: | 上海申新律师事务所 31272 | 代理人: | 竺路玲 |
| 地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一组 应用于 大马士革 金属 互连 工艺 光掩模 | ||
1.一组光掩模,应用于双大马士革金属互连工艺,其特征在于,所述一组光掩模包括沟槽光掩模和通孔光掩模;
其中,所述沟槽光掩模包括多组密集沟槽模块、半密集沟槽模块和孤立沟槽模块;所述通孔光掩模包括多组密集通孔模块、半密集通孔模块和孤立通孔模块。
2.如权利要求1所述的光掩模,其特征在于,所述沟槽光掩模上设置有至少一个沟槽套准标记,所述通孔光掩模上设置有至少一个通孔套准标记,所述沟槽套准标记与所述通孔套准标记的数量及位置相对应;
其中,所述沟槽光掩模与所述通孔光掩膜相互套准;且当所述沟槽光掩模与所述通孔光掩膜套准时,所述密集沟槽模块与所述密集通孔模块重叠,所述半密集沟槽模块与所述半密集通孔模块重叠,所述孤立沟槽模块与所述孤立通孔模块重叠。
3.如权利要求1所述的光掩模,其特征在于,所述密集沟槽模块包括至少三个沟槽,每个所述沟槽的宽度均为Wi,且相邻的两个所述沟槽的图形空间间距均为P;
其中,Wi的范围为W0-30nm~W0+30nm,W0为双大马士革金属互连工艺的最小线宽。
4.如权利要求3所述的光掩模,其特征在于,所述半密集沟槽模块包括至少两个沟槽,每个所述沟槽的宽度均为Wj,且相邻的两个所述沟槽的图形空间间距均为n*P;
其中,Wj的范围为W0-60nm~W0+60nm,n为1~5间的任意值。
5.如权利要求3所述的光掩模,其特征在于,所述孤立沟槽模块包括至少一个沟槽,每个所述沟槽的宽度均为Wk;
且每个所述沟槽的两侧均设置有一空白区域,且该空白区域水平方向的宽度大于5Wk;
其中,Wk的范围为W0-100nm~W0+100nm。
6.如权利要求1所述的光掩模,其特征在于,所述密集通孔模块上设置至少3列通孔,每列所述通孔均设置有多个正方形通孔,且每列中相邻的两个正方形通孔的图形空间间距为P,相邻的两列通孔的图形空间间距为P;
所述正方形通孔的宽度为Wx;
其中,Wx的范围为W0-30nm~W0+30nm,W0为双大马士革金属互连工艺的最小线宽。
7.如权利要求6所述的光掩模,其特征在于,所述半密集通孔模块上设置至少2列通孔,每列所述通孔均设置有多个矩形通孔,且每列中相邻的两个矩形通孔的图形空间间距为m*P,相邻的两列通孔的图形空间间距为n*P;
所述矩形通孔的宽度为Wy1,所述矩形通孔的长度为Wy2;
其中,Wy1的范围为W0-60nm~W0+60nm,Wy2为Wy1~5Wy1,n为1~5间的任意值,m为1~15间的任意值。
8.如权利要求6所述的光掩模,其特征在于,所述孤立通孔模块上设置至少一个矩形通孔,所述矩形通孔的宽度为Wz1,所述矩形通孔的长度为Wz2;
所述矩形通孔的四周设置有一空白区域,且该空白区域水平方向的宽度大于5Wz1,该空白区域垂直方向的宽度大于5Wz2;
其中,Wz1的范围为W0-100nm~W0+100nm,Wz2为Wz1~5Wz1。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310081912.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





