[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请基于2012年9月26日提交的在先日本专利申请No.2012-213161并请求该申请的优先权权益；其全部内容通过引用并入本文。

技术领域

本文所描述的实施例大体涉及一种半导体器件及其制造方法。

背景技术

作为一种能以低损耗工作并能在高温下工作的半导体器件，例如基于碳化硅（SiC）的器件已经引起了人们的注意。与硅（Si）相比，碳化硅（SiC）具有优异的材料性质，诸如三倍宽的带隙、约10倍大的击穿电场强度和约三倍高的热导率等。

在基于碳化硅（SiC）的MOSFET（金属氧化物半导体场效应晶体管）中，将氢终结化（hydrogen termination）施加到SiC衬底的表面。然后，通过表面氧化或绝缘膜沉积，将由SiO₂制成的绝缘膜形成在SiC衬底上。

在基于4H结构的SiC（4H-SiC）衬底的MOSFET中，在SiC衬底与由SiO₂制成的绝缘膜之间的界面处的迁移率非常小。已经对绝缘膜和界面做出了各种修改，仅获得了远不及4H-SiC的固有特性（1000cm²/Vs）的低迁移率（小于100cm²/Vs）。

为了形成MOSFET的沟道，通过离子注入等来引入作为p型掺杂剂的铝（Al）。在这种情况下，需要引入一定大的量来获得高击穿电压。然而，过大的引入量导致阈值增大且引发迁移率减小。在半导体器件中，获得高击穿电压和稳定的阈值十分重要。

附图说明

图1是示出根据第一实施例的半导体器件的配置的示意图；

图2A至图2C是示出C缺陷的状态密度的示意图；

图3示出了C缺陷的生成能量；

图4A至图4J是示出界面附近的C缺陷的形成机理的示意图；

图5是示出了根据本实施例的用于制造半导体器件的方法的流程图；

图6A至图7D是示出用于制造半导体器件的方法的示意截面图；

图8示出了有效p浓度分布图；

图9A至图9F示出了等离子体氮化的状态；以及

图10是示出根据第三实施例的半导体器件的示意截面图。

具体实施方式

根据一个实施例，半导体器件包括结构体、绝缘膜和控制电极。所述结构体具有第一表面。所述结构体包括：包括第一导电类型的碳化硅的第一半导体区、包括第二导电类型的碳化硅的第二半导体区和包括所述第一导电类型的碳化硅的第三半导体区。所述结构体具有在沿所述第一表面的第一方向上、按照从所述第一半导体区朝向所述第三半导体区的顺序设置有所述第一半导体区、所述第二半导体区和所述第三半导体区的部分。所述绝缘膜设置在所述结构体的所述第一表面上。所述控制电极设置在所述绝缘膜上。所述结构体具有设置在所述第二半导体区与所述第一表面之间的埋入区。所述埋入区掺杂有V族元素。

以下将会参照附图描述各种实施例。

在以下描述中，相似的构件用相似的附图标记标注，适当地省略对已描述的构件的描述。

在以下描述中，n⁺、n、n^-以及p⁺、p和p^-标示表示每种导电类型的杂质浓度的相对量级。即，n⁺表示与n相比相对较高的n型杂质浓度，n^-表示与n相比相对较低的n型杂质浓度。类似地，p⁺表示与p相比相对较高的p型杂质浓度，p^-表示与p相比相对较低的p型杂质浓度。

在本实施例所示的示例中，通过示例的方式，第一导电类型是n型，第二导电类型是p型。

（第一实施例）

图1是示出根据第一实施例的半导体器件的配置的示意图。

如图1所示，根据第一实施例的半导体器件110例如是基于SiC的DiMOSFET（双注入金属氧化物半导体场效应晶体管）。

半导体器件110包括结构体100、绝缘膜60和控制电极G。结构体100具有第一表面100a。结构体100包括第一半导体区10、第二半导体区20和第三半导体区30。

在本实施例中，沿第一表面100a的一个方向（第一方向）被称作X方向。沿第一表面100a且与X方向正交的方向（第三方向）被称作Y方向。与X方向和Y方向正交的方向（第二方向）被称作Z方向。