[发明专利]半导体装置及其装配方法

说明书

技术领域

本发明涉及集成电路(IC)装置装配，以及，更具体地，涉及用于半导体封装的引线框架。

背景技术

许多当前的半导体装配工艺包括向下接合(down bonding)工艺，其中管芯电连接到具有接合线的引线框架的向下接合区域上。然而，在向下接合工艺之前，引线框架的向下接合区域会被诸如来自管芯粘附工艺的焊料的管芯粘附材料所污染。

图1示出了具有粘附到引线框架16的管芯粘附区域14的管芯12的部分装配的半导体装置10，其中管芯粘附工艺造成引线框架16的向下接合区域20上的污染物18。接合线22电连接管芯12到引线框架16的向下接合区域20。向下接合区域20上的这样的污染物18使得导线接合具有较低的导线剥落强度。

防止向下接合区域20的污染的一个方法是在向下接合区域20和管芯粘附区域14之间半刻蚀沟槽，以防止管芯粘附材料漏到向下接合区域20中。然而，对于具有小的引线框架和大的管芯的装置而言，没有足够的空间以形成沟槽。此外，半刻蚀工艺会是价格昂贵的。因此，发现一种新方法以防止自管芯粘附材料的对向下接合区域的污染是有好处的。

附图说明

本发明，连同他的目的和优势，可以通过参考优选实施例的如下表述以及附图更好的理解，其中：

图1是部分装配的传统的半导体装置的等距图，示出了向下接合区域中由管芯粘附材料造成的污染；

图2是根据本发明实施例的具有形成在引线框架的向下接合区域和管芯粘附区域间的堤坝件(dam)的部分装配的半导体装置的等距图；

图3是根据本发明另一实施例的具有形成在引线框架的向下接合区域和管芯粘附区域间的堤坝件的部分装配的半导体装置的等距图；

图4A至图4C-2是示出根据本发明实施例的封装半导体装置的步骤的一系列图；以及

图5A-5C是示出根据本发明实施例形成堤坝件的步骤的一系列图。

具体实施方式

下面结合附图的详细阐述，意指目前发明优选实施例的表述，并且不意指代表其中本发明可以实施的仅有的形式。可以理解的是，相同或等同的功能可以通过不同实施例实现，他们意指包含于本发明的精神和范围内。在附图中，相似的数字始终用以代表相似的部件。此外，术语“包含”、“包括”或者其他他们的变体，意指覆盖了非排外的包括，由此包括一系列元件或步骤的模块、电路、装置部件、结构和方法步骤，不仅仅包括这些元件，还包括没有清楚列出的，或者为这些模块、电路、装置元件或者步骤所固有的其他元件或步骤。没有更多的约束，由“包括......”提出的元件或步骤不排除包括元件或步骤的额外的同样的元件或步骤的存在。

在一个实施例中，本发明提供半导体装置，包括：引线框架，其具有向下接合区域和管芯粘附区域，以及在向下接合区域和管芯粘附区域间的堤坝件。堤坝件底部粘附在引线框架的表面上。堤坝件阻止来自管芯粘附材料的对向下接合区域的污染。

在另一实施例中，本发明提供一种半导体装置的封装方法，包括在引线框架上向下接合区域和管芯粘附区域间形成堤坝件的步骤。堤坝件的底部粘附在引线框架的表面上。堤坝件防止自管芯粘附材料的对向下接合区域的污染。

现在参考图2，示出了本发明的部分装配的半导体装置30。半导体装置30包括引线框架32，其具有向下接合区域34、管芯粘附区域36和形成于向下接合区域34与管芯粘附区域36间的堤坝件38。堤坝件38的底部粘附在引线框架32的表面上。当管芯40粘附到引线框架32的管芯粘附区域36时，堤坝件38防止了来自管芯粘附材料42的对向下接合区域34的污染。因此，用接合线44连接的管芯40和向下接合区域34间的电连接有更小的可能产生导线剥落问题。如前面参考图1而讨论的，引线框架16的向下接合区域20会被管芯粘附材料污染，诸如管芯粘附工艺中引入的焊料的溶剂。在本发明的优选实施例中，堤坝件38无缝粘附到引线框架32的表面上。在优选实施例中，堤坝件38由Al、Au或者Cu中的至少一个制成的线而形成，并且使用楔接合设备(wedge bonding apparatus)粘附到引线框架32的表面。在优选实施例中，堤坝件包括一系列的邻接楔或针脚式接合物(stitch bond)。在另一优选实施例中，堤坝件38由固化的粘附胶形成。