[发明专利]一种非挥发性内存结构及其方法

说明书

技术领域

本发明是有关于一结构(scheme)，用以将多阶储存单元(multi-level cell，MLC)非挥发性内存(Non-Volatile Memory，NVM)解析(resolve)及转换(convert)成每NVM单元所具有的多数个位(multi-bit)。特别地，多阶储存单元的多个临界电压(threshold voltage)被分成多数个临界电压主群(group)，这些临界电压主群包含多个临界电压子群(sub-group)。通过施加一相对应栅电压(gate voltage)至各该主群，可感测(sense)及解析各主群中的临界电压子群。通过施加多数个对应栅电压至该些MLC NVM单元的所有主群，可准确和有效地取得该些MLC NVM单元的多位信息。

背景技术

半导体非挥发性内存，特别是电子可抹除可程序只读存储器(electrical erasable programmable read only memory，EEPROM)，展现于电子设备的广泛应用性，范围从计算机、电讯硬件到消费家电。通常，EEPROM在非挥发性内存领域中的利基(niche)为当作一机构(mechanism)，用以储存韧体(firmware)和数据，即使在电力切断(power off)时也能保存韧体和数据，并可依需要修改韧体和数据。快闪(flash)EEPROM可视为一特别配置的EEPROM，只能进行整体性(global)的抹除或逐区(sector-by-sector)的电子式抹除。

通过将电荷载子(charge carrier)从通道注入至一电荷储存层(charge-storage layer)来调变(modulate)金属氧化物半导体场效晶体管(metal-oxide-semiconductor field effect transistor，MOSFET)的临界电压V_th的方式，来将数据储存于一EEPROM单元中。例如，以N通道MOSFET而言，在场效晶体管(FET)通道区上方的浮动栅(floating gate)或一介电层(dielectric layer)中的电子蓄积(accumulation)，将导致该MOSFET具有一相对较高临界电压V_th。在单阶储存单元(single level cell，SLC)半导体NVM操作中，当施加一栅电压于多个SLC NVM单元的栅且该栅电压介于一群高临界电压位准(level)和一群低临界电压位准之间时，具较高临界电压的SLC NVM单元会被切断(off)，而具较低临界电压的SLC NVM单元则会被导通(on)。

在MLC半导体NVM操作中，是以NVM单元临界电压位准的状态来表示储存于一NVM单元中的多位信息。储存于一EEPROM单元的位数目是以可解析(resolvable)的临界电压位准数目而定，也即是，位数目=log₂(可解析的临界电压位准数目)。通过施加一个或多个栅电压于多个MLC NVM单元的栅以及该些MLC NVM单元的源极(source)和漏极(drain)亦分别被偏压，来感测该些MLC NVM单元的临界电压位准。