[发明专利]记忆元件及其制造方法在审
申请号: | 201310073110.6 | 申请日: | 2013-03-07 |
公开(公告)号: | CN104037207A | 公开(公告)日: | 2014-09-10 |
发明(设计)人: | 颜士贵 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L29/423 | 分类号: | H01L29/423;H01L29/788;H01L29/792;H01L27/115;H01L21/8247;H01L21/336 |
代理公司: | 北京中原华和知识产权代理有限责任公司 11019 | 代理人: | 寿宁;张华辉 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 记忆 元件 及其 制造 方法 | ||
1.一种记忆元件,其特征在于其包括:
一第一介电层,配置于一衬底上;
一T型栅极,配置于该第一介电层上且具有一上部栅极及一下部栅极,其中二空隙分别存在于该下部栅极的两侧以及该上部栅极与该衬底之间;
二电荷储存层,分别嵌入该些空隙中;以及
二第二介电层,配置于该些电荷储存层与该上部栅极之间、该些电荷储存层与该下部栅极之间以及该些电荷储存层与该衬底之间。
2.根据权利要求1所述的记忆元件,其特征在于其中该第一介电层的厚度小于等于该些第二介电层的厚度。
3.根据权利要求1所述的记忆元件,其特征在于其中该下部栅极的厚度与该上部栅极的厚度的比值为2~1/25。
4.根据权利要求1所述的记忆元件,其特征在于其中各电荷储存层的边界突出于该上部栅极的边界。
5.一种记忆元件的制造方法,其特征在于其包括以下步骤:
在一衬底上形成多个堆叠结构,各堆叠结构包括由下向上配置的一第一介电层、一下部栅极以及一牺牲图案,其中二空隙分别存在于各下部栅极的两侧以及对应的该牺牲图案与该衬底之间;
在各牺牲图案下方的该些空隙中形成二电荷储存层以及二第二介电层,其中该些第二介电层配置于该些电荷储存层与该牺牲图案之间、该些电荷储存层与该下部栅极之间以及该些电荷储存层与该衬底之间;
形成一第三介电层以填满该些堆叠结构之间的多个间隙;
移除该些牺牲图案,以在该第三介电层中形成多个开口;以及
在该些开口中分别形成多个上部栅极,其中各上部栅极以及对应的该下部栅极构成一T型栅极。
6.根据权利要求5所述的记忆元件的制造方法,其特征在于其中形成该些堆叠结构的方法包括:
在该衬底上依序形成一第一介电材料层、一下部栅极材料层及一牺牲层;
在该牺牲层上形成一图案化掩膜层;
以该图案化掩膜层为掩膜,移除部分该牺牲层及部分该下部栅极材料层,以形成该些下部栅极以及位于该些下部栅极上的该些牺牲图案;
削减该些下部栅极的宽度,以在各牺牲图案的下方形成二底切;以及
移除未被经削减的该些下部栅极覆盖的该第一介电材料层,以分别在该些下部栅极的下方形成该些第一介电层。
7.根据权利要求6所述的记忆元件的制造方法,其特征在于其中该牺牲层的材料包括氮化硅。
8.根据权利要求5所述的记忆元件的制造方法,其特征在于其中形成该些电荷储存层及该些第二介电层的方法包括:
在该衬底上形成一第二介电材料层,其中该第二介电材料层覆盖该些堆叠结构以及该些堆叠结构之间的该衬底;
形成一电荷储存材料层,其中该电荷储存材料层覆盖该第二介电材料层并填满该些空隙;以及
移除部分该电荷储存材料层及部分该第二介电材料层。
9.根据权利要求5所述的记忆元件的制造方法,其特征在于其中该些第一介电层的厚度小于等于该些第二介电层的厚度。
10.根据权利要求5所述的记忆元件的制造方法,其特征在于其中该些下部栅极的厚度与该些上部栅极的厚度的比值为2~1/25。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310073110.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类