[发明专利]SoC测试中基于进化计算的扫描链平衡方法

说明书

技术领域

本发明涉及系统级芯片SoC（System-on-Chip的英文首字符缩写）测试技术领域，具体为一种SoC测试中基于进化计算的扫描链平衡方法。 

背景技术

随着现代半导体制造工艺的发展与纳米技术的应用，大规模集成电路的集成度不断加大，系统级芯片SoC迅猛发展。为了减少SoC的上市时间，同时不降低系统的稳定性和可靠性，使得基于IP核复用的SoC设计逐渐成为主流风格设计。由于SoC集成度和规模的大幅度增加，带来了新的挑战和问题，即SoC测试时间急剧增加，导至SoC的测试费用飞速增长。目前，SoC测试问题已成为制约SoC发展的瓶颈问题。 

IYENGAR V、CHAKRABARTY K和MARINISSEN E J发表的论文“Test Wrapper and test access mechanism co-optimization for system-on-chip”（文章中文译名“SoC测试的Wrapper和测试访问机制的联合优化”，发表于International Test Conference，USA，2001:1023-1032．），将Wrapper/TAM及测试调度组合优化问题分成P_W、P_AW和P_PAW三个子问题。从该划分不难发现，测试Wrapper的设计是几个子问题的基础。如果测试Wrapper的设计达不到最佳平衡解，那么其它两个子问题必然得不到最优解；而IP核模块的测试时间是由IP核中最长的扫描链决定，因此如何将测试Wrapper扫描链进行平衡优化设计将直接决定了测试的时间和成本。 

IYENGAR V等提出了BFD（Best Fit Decrease）方法来解决测试Wrapper设计问题。BFD方法最早是用于解决装箱问题，虽然它有结构简单和执行效率高等优点，但该方法只有局部优化的能力。造成该缺点的根本原因是在BFD方法中，当把IP核内部扫描链依次加到Wrapper扫描链上时，只考虑当前每条扫描链的长度。 

针对BFD方法只具备局部优化的缺点，NIU D H，WANG H，YANG S Y等人发表了期刊论文“Re-optimization algorithm for SoC Wrapper-chain balance using mean-value approximation”(中文译名为“采用近似平均值的SoC Wrapper扫描链平衡优化方法”，发表于Tsinghua Science and Technology，2007，12(S1):61-66)。此文引入了全局优化思想，提出了基于平均值的扫描链平衡设计方法MVA(Mean Value Approximation)，用内部扫描链的平均值指导全局优化。但MVA方法也存在一定的问题，即它并不总是优先处理当前最长的内部扫描链。 

YU Y，CHENG Y F，PENG Y的期刊论文“Wrapper scan chain balance algorithm based on mean-value allowance”（中文译名为“基于平均值余量的Wrapper扫描链平衡方法”，发表于Chinese Journal of Scientific Instrument,2011,32(10):2290-2296）提出了一种MVAR(Mean Value Allowance Residue)方法，首先计算内部扫描链的平均值，然后在平均值的基础上添加一个恰当的余量，并以此来指导全局优化，该方法比基于平均值的扫描链平衡设计方法在缩短最长Wrapper扫描链方面有所改进，复杂度稍微有所提高。 

申请号为CN201110162065.2的中国发明专利申请“利用差值进行二次分配的扫描链平衡方法”先将IP核内部各扫描链递减排列，找到最大的扫描链S(max)，将S(max)除以调整系数adj的长度作为基准长度Sb，最接近于Sb的扫描链设定为基准的扫描链S(adj)；然后，将IP核内部各扫描链的长度与S(adj)的长度进行比较，大于S(adj)则设定为长扫描链S＞，小于等于S(adj)则设定为短扫描链S≤，将所有长扫描链S＞按照S(adj)的长度进行第一次分配；再计算出每一个长扫描链S＞与基准的扫描链S(adj)的差值di’，将所有短扫描链S≤与所有差值di’递减排序后，进行第二次分配。改进了基于平均值余量的方法。