[发明专利]一种可用于硅基集成的HEMT器件及其制备方法

说明书

技术领域

本发明涉及一种半导体集成器件及其制作方法，特别是涉及一种可用于硅基集成的高电子迁移率晶体管(HEMT)器件及其制作方法。

背景技术

在半导体集成电路及器件的制备过程中，硅是目前使用最广泛的材料。而CMOS工艺是制作大规模集成电路的主流工艺。为了集成电路能不断地按照摩尔定律发展，现在硅基器件的尺寸在不断缩小、器件的运算速度在不断增加。和硅基器件相比，III-V族器件在同样的功耗下具有更高的速度，在同样的速度下具有更低的功耗，满足了人们对器件的进一步要求。现在III-V族器件的应用已经从光电领域延伸到高速、低功耗的电路中。因此在硅基上实现III-V族器件的制备是应对硅基集成挑战的有效方法。

由于硅和III-V族器件的晶格常数、热胀系数等多种参数并不匹配，如果直接在硅上外延III-V族化合物，将会出现位错、缺陷等问题。同时，由于极性材料在非极性衬底上外延以及衬底台阶的存在，在外延层中会产生大量的反相畴(Anti-phase domain，APD)，而反相畴边界(Anti-phase boundary，APB)是载流子的散射和复合中心，这将影响到电子的迁移率。现有技术中已经使用了多种方法来克服这个问题，比如生长缓冲层、键合等等。

在III-V族器件中，高电子迁移率晶体管(HEMT)具有独特的调制掺杂异质结，避免了电子受杂质的散射，从而使器件具有较高的速度。HEMT是电压控制器件，HEMT通过控制栅极电压的变化使源极、漏极之间的沟道电流产生相应的变化，从而放大信号。由于它具有高频率低噪声的特点，现在已经被用在了卫星电视、移动通信、军事通信和雷达系统的接收电路中。尽管HEMT有独特的优点和广泛的应用，但是，由于HEMT本身的稳定性、电路复杂性和费用等因素，HEMT工艺和CMOS工艺不是很兼容。

发明内容

(一)要解决的技术问题

本发明所要解决的技术问题是HEMT工艺与COMS工艺相兼容的问题。

(二)技术方案

为解决上述技术问题，本发明提出一种可用于硅基集成的HEMT器件的制备方法，其包括以下步骤：步骤A：对由锗构成的衬底进行预处理；步骤B：将所述衬底进行加热，然后进行退火处理；步骤C：在所述衬底上生长掺杂Fe的GaInP半绝缘层；步骤D：在所述掺杂Fe的GaInP半绝缘层上继续外延生长GaInP缓冲层；步骤E：在所述GaInP缓冲层上形成半导体叠层，该半导体叠层自下而上包括GaAs沟道层、未掺杂的AlGaAs隔离层和重掺杂的AlGaAs供应层；步骤F：在所述半导体叠层上生长高掺杂的GaAs帽层；步骤G：在所述GaAs帽层中形成源极和漏极；步骤H：在所述GaAs帽层中形成栅极。

根据本发明的一种具体实施方式，所述衬底为晶面方向为(100)的晶体锗，并且偏向<111>晶向4°～6°。

根据本发明的一种具体实施方式，所述步骤B包括在磷烷气体氛围中将所述锗衬底加热到700℃，然后再退火10min。

根据本发明的一种具体实施方式，所述步骤C包括采用MOCVD的方法生长掺铁GaInP半绝缘层，其条件是，反应室压力为60mbar，三甲基镓、三甲基铟作为III族源，磷烷作为V族源，二乙基铁作为铁的有机源，生长厚度为1μm。

5、根据权利要求1所述的方法，其特征在于，所述步骤C中控制Fe在GaInP中的掺杂浓度为3×10¹⁷～90×10¹⁷/cm³。

6、根据权利要求1所述的方法，其特征在于，所述步骤D中生成的GaInP缓冲层的厚度为300nm。

根据本发明的一种具体实施方式，所述步骤C和步骤D中分别生长的掺杂Fe的GaInP半绝缘层和GaInP缓冲层中Ga的组分为0.51。

根据本发明的一种具体实施方式，所述步骤E形成的的GaAs沟道层还包括在所述半导体叠层中形成的二维电子气。

本发明还提出一种可用于硅基集成的HEMT器件，包括由锗构成的衬底，以及：掺杂Fe的GaInP半绝缘层，位于所述衬底之上；GaInP缓冲层，位于所述掺杂Fe的GaInP半绝缘层之上；半导体叠层，位于所述GaInP缓冲层，该半导体叠层包括GaAs沟道层、未掺杂的AlGaAs隔离层和重掺杂的AlGaAs供应层；GaAs帽层，位于所述半导体叠层之上；源极、漏极和栅极，形成于所述GaAs帽层中。

根据本发明的一种具体实施方式，所述GaAs沟道层还包括在所述半导体叠层中形成的二维电子气。

(三)有益效果