[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS（Metal Oxide Semiconductor，金属-氧化物-半导体）器件的尺寸不断地缩小，以此满足集成电路发展的小型化和集成化的要求。在MOS晶体管器件的尺寸持续缩小的过程中，现有工艺以氧化硅或氮氧化硅作为栅介质层的工艺受到了挑战。以氧化硅或氮氧化硅作为栅介质层所形成的晶体管出现了一些问题，包括漏电流增加以及杂质的扩散，从而影响晶体管的阈值电压，进而影响半导体器件的性能。

为解决以上问题，含有高K栅介质层和金属栅的晶体管被提出。在所述含有高K栅介质层和金属栅的晶体管中，采用高K（介电常数）材料代替常用的氧化硅或氮氧化硅栅介质材料，能够缩小晶体管尺寸缩小的，避免漏电流的产生，并提高晶体管的性能。

现有技术的具有高K栅介质层和金属栅的晶体管的平面结构示意图如图1所示，包括：位于半导体衬底100表面的第一介质层105，所述第一介质层105内具有暴露出半导体衬底100表面的开口（未示出）；位于所述开口底部表面的高K栅介质层101；位于所述高K栅介质层101表面的金属栅极层103，位于高K栅介质层101和金属栅极层103两侧的半导体衬底100表面的侧墙104；位于高K栅介质层101、金属栅极层103和侧墙104两侧的半导体衬底100内的源区106a和漏区106b。

然而，现有的晶体管，尤其是具有高K栅介质层和金属栅的晶体管性能依旧有待提高。

更多关于具有高K栅介质层和金属栅的晶体管或其形成工艺的相关资料请参考公开号为US2011/0195549的美国专利文件。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，改善晶体管的性能，尤其是改善具有高K栅介质层和金属栅的晶体管的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有栅介质薄膜，所述栅介质薄膜表面具有栅极薄膜，所述栅极薄膜表面具有掩膜层，所述掩膜层覆盖部分栅极薄膜表面；以所述掩膜层为掩膜，刻蚀所述栅极薄膜，直至暴露出栅介质薄膜为止，形成栅极层；在所述栅极层的侧壁表面形成覆盖层；以所述覆盖层和掩膜层为掩膜，刻蚀所述栅介质薄膜，直至暴露出半导体衬底为止，形成栅介质层，所述栅介质层的宽度大于栅极层的宽度。

可选的，所述覆盖层的材料为氮化硅，厚度为1埃～100埃。

可选的，所述覆盖层的形成工艺为氮气处理，形成工艺为氮气处理，工艺参数为：压力2毫托～100毫托，等离子化功率100瓦～1500瓦，偏置电压0伏～50伏，气体包含氮气，气体总流量1标准毫升/分钟～1000标准毫升/分钟，反应时间5秒～200秒

可选的，还包括：在所述栅介质薄膜表面形成保护薄膜，所述保护薄膜表面形成栅极薄膜；在刻蚀所述栅介质薄膜之前，以所述覆盖层和掩膜层为掩膜刻蚀所述保护薄膜，形成保护层。

可选的，还包括：在形成保护层和栅介质层之后，自所述保护层和栅介质层的侧壁表面向内部减薄部分厚度。

可选的，所述自所述保护层和栅介质层的侧壁表面向内部减薄部分厚度的工艺为各向同性的湿法刻蚀工艺。

可选的，还包括：在形成保护层和栅介质层之后，自所述保护层的侧壁表面向内部减薄部分厚度。

可选的，所述自所述保护层的侧壁表面向内部减薄部分厚度的工艺为干法刻蚀工艺，所述干法刻蚀工艺为：刻蚀气体包括溴化氢、氮气和氩气，其中，所述溴化氢与氮气的体积比为0.8:1～1.2:1，所述氮气与氩气的体积比为0.8:1～1.2:1，所述氩气与溴化氢的体积比为0.8:1～1.2:1，所述溴化氢、氮气和氩气的总流量为100标准毫升/分钟～1000标准毫升/分钟，气压小于10毫托，等离子化功率为200瓦～600瓦，偏置电压为0伏～50伏。

可选的，所述保护层的材料为金属氮化物。

可选的，所述保护层的材料为氮化钽或氮化钛。

可选的，所述栅介质层的材料为高K介质材料，所述高K介质材料为铪的化合物、金属氧化物、或铪的化合物和金属氧化物组合。

可选的，所述掩膜层的形成工艺为：在所述栅极薄膜表面沉积掩膜薄膜；采用光刻工艺、纳米印刷工艺或分子自组装工艺在所述掩膜薄膜表面形成图形化层；以所述图形化层为掩膜，刻蚀所述掩膜薄膜直至暴露出栅极薄膜为止。