[发明专利]升压电路

说明书

技术领域

本发明涉及具备用于进行升压的电容器的升压电路。

背景技术

在专利文献1中公开了将电源电压升压到两倍的升压电路。

专利文献1：日本特开2010-239609号公报

但是，当升压电路在半导体工艺的耐压附近的电源电压下工作时，在上述的技术中，升压后的电压超过所述耐压，因此能够使用升压电路的电源电压范围受到限制。

发明内容

因此，本发明的目的在于提供一种能够扩大可使用的电源电压范围的升压电路。

为了达成上述目的，本发明涉及的升压电路具备：

电容器；

晶体管，其与所述电容器连接；以及

基准电压产生电路，其将使对电源电压的升压率根据所述电源电压而变化的基准电压提供给所述晶体管。

根据本发明，能够扩大可使用的电源电压范围。

附图说明

图1是时钟升压器（clock booster）电路的一个结构例。

图2是时钟升压器电路的时钟定时（clock timing）。

图3是表示基准电压相对于电源电压的变化例的图。

图4A是基准电压产生电路的一个结构例。

图4B是基准电压产生电路的一个结构例。

图4C是基准电压产生电路的一个结构例。

图5是时钟升压器电路的一个结构例。

图6是时钟升压器电路的一个结构例。

图7是时钟升压器电路的一个结构例。

图8是时钟升压器电路的一个结构例。

图9是时钟升压器电路的一个结构例。

图10是电荷泵电路的一个结构例。

图11是电荷泵电路的时钟定时。

图12是电荷泵电路的一个结构例。

图13是电荷泵电路的一个结构例。

图14是电荷泵电路的一个结构例。

图15是基准电压产生电路的一个结构例。

图16是表示基准电压V6与升压电压V5、V17的相对于电源电压VDD的变化的一例的图。

图17是可变电阻的结构例。

图18是MOSFET的Vgs-Id特性。

图19是MOSFET的Vgs-Id特性（纵轴为log标度（scale））。

图20是表示电压V6b的变化的图。

符号说明

1、2、3A、3B、3C、3D：时钟升压器电路

4A、4B、4C、4D：电荷泵（charge pump）电路

14、14A、14B、14C、14D：基准电压产生电路

41：非反相放大电路

42：反相放大电路

C0、C0’：采样电容器（sampling capacitor）

M0、M0’：采样晶体管（sampling transistor）

M1、M1’：输出晶体管

具体实施方式

以下参照附图对本发明的实施方式进行说明。另外，在各图中，在栅极附加了圆圈的晶体管表示P沟道型MOSFET，栅极没有带圆圈的晶体管表示N沟道型MOSFET。

<第一实施方式>

图1是第一实施方式涉及的时钟升压器电路1的结构图。时钟升压器电路1对从振荡电路11供给的GND-VDD振幅的时钟信号的电压V1进行升压后将其输出。时钟升压器电路1具有采样电容器C0、与采样电容器C0连接的晶体管M0、以及基准电压产生电路14。基准电压产生电路14将使对电源电压VDD的升压率根据电源电压VDD而变化的基准电压V6提供给晶体管M0。另外，时钟升压器电路1具有晶体管M1、M2、振荡电路11、以及反相器（inverter）12、13来作为用于对电源电压VDD进行升压的其他电路构件。

基准电压产生电路14产生用于对电源电压VDD进行升压的基准电压V6，并将基准电压V6提供给晶体管M0的作为控制电极的栅极。晶体管M0是根据从基准电压产生电路14供给的基准电压V6而被控制、并将任意的电荷充入（charge）采样电容器C0的开关。

晶体管M0以源跟随器（source follower）的连接方法连接于采样电容器C0。晶体管M0具有与电源电压VDD连接的漏极作为第一主电极，并具有经节点N4与采样电容器C0的单个输出侧电极连接的源极来作为第二主电极。