[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成FinFET器件的鳍（Fin）的方法。

背景技术

鳍式场效应晶体管（FinFET）是用于22nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应。

现有技术通常采用以下工艺步骤形成FinFET器件的鳍（Fin）形沟道：首先，在硅基体上形成一掩埋氧化物层以制作绝缘体上硅（SOI）结构；接着，在所述绝缘体上硅（SOI）结构上形成一硅层，所述硅层可以是单晶硅或者多晶硅；然后，图形化所述硅层，并蚀刻经图形化的所述硅层以形成所述鳍（Fin）形沟道。接下来，可以在所述鳍（Fin）形沟道的两侧形成栅极，并在所述鳍（Fin）形沟道的两端形成锗硅应力层。

对于FinFET器件而言，为了进一步提升鳍（Fin）形沟道的载流子迁移率，现有技术提供了多种对所述鳍（Fin）形沟道施加应力的方法。总体而言，这些方法均是通过施加额外的应力于所述鳍（Fin）形沟道来提升其载流子迁移率，进而增大FinFET器件的驱动电流。举例来说，在所述鳍（Fin）形沟道的两端形成锗硅应力层或者在栅极上方形成能够产生不同种类和大小的应力的应力层（即应力记忆技术或应力近临技术）来提升鳍（Fin）形沟道的载流子迁移率。

由于鳍（Fin）形沟道具有很大的深宽比，为了在抑制短沟道效应和提升沟道载流子迁移率这两方面获得很好的均衡效果，同时更为有效地提升鳍（Fin）形沟道的载流子迁移率，需要一种工艺技术，以便形成所述鳍（Fin）形沟道之后不需要实施上述对所述鳍（Fin）形沟道产生额外应力的方法就可以提高其载流子迁移率。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供硅基体，在所述硅基体上形成掩埋氧化物层，并在所述掩埋氧化物层上形成鳍形应力沟道；执行氮离子注入，以在所述鳍形应力沟道中形成扩散阻挡注入区；形成包围所述鳍形应力沟道的本征沟道层。

进一步，形成所述鳍形应力沟道的工艺步骤为：在所述掩埋氧化物层上形成硅层；蚀刻所述硅层，以形成鳍形沟道；执行碳、锗或锗-碳共同离子注入并退火，以形成所述鳍形应力沟道。

进一步，形成所述鳍形应力沟道的工艺步骤为：采用沉积工艺在所述掩埋氧化物层上形成Si_1-x-yGe_xC_y、Si_1-xGe_x或者Si_1-yC_y应力层；蚀刻所述应力层，以形成所述鳍形应力沟道。

进一步，所述鳍形应力沟道为鳍形Si_1-x-yGe_xC_y、Si_1-xGe_x或者Si_1-yC_y应力沟道，其中，x为0.05-0.45，y为0.03-0.15。

进一步，所述硅层的表面晶向为<110>或<100>。

进一步，所述碳、锗或锗-碳共同离子注入中的锗离子的注入能量为10-50KeV，注入剂量为5.0×e¹⁴-5.0×e¹⁵离子/平方厘米；碳离子的注入能量为0.5-5.0KeV，注入剂量为5.0×e¹³-1.0×e¹⁵离子/平方厘米。

进一步，所述沉积工艺的工艺参数为：温度500-600℃，源气体为硅烷、锗烷或者甲基硅烷。

进一步，所述氮离子的注入能量为0.3-3.0KeV，注入剂量为5.0×e¹³-1.0×e¹⁵离子/平方厘米。

进一步，采用外延生长工艺形成所述本征沟道层。

进一步，所述本征沟道层的构成材料为Si、Si_1-yC_y、或者Si_1-xGe_x，其中，x为0.1-0.5，y为0.01-0.1。

进一步，所述本征沟道层的厚度为5-30nm。

进一步，在形成所述硅层或者执行所述碳、锗或锗-碳共同离子注入之后，还包括执行沟道离子注入的步骤。