[发明专利]一种集成电路静电防护性能的测试方法

说明书

技术领域

本发明涉及集成电路领域，具体涉及一种IC静电防护性能的测试方法。

背景技术

集成电路（Integrated Circuit，IC）是利用半导体制作工艺将构成一定功能的电子电路所需的电阻、电容、半导体器件等元件及它们之间的连接导线集成在一小块硅片上，然后封装在一个管壳内的电子器件。随着超大规模集成电路工艺的发展，IC的特征尺寸已经达到深亚微米阶段，但IC尺寸的减小使得IC器件对静电放电（Electrostatic Discharge，ESD）变得更加敏感，ESD引起的IC产品失效问题越来越突出。

为了对静电防护性能低的IC产品进行优化设计，提升IC产品的质量，IC厂家需要对IC产品的静电防护性能进行测试，以评估其静电防护性能是否满足相关标准。目前常见的IC静电防护性能测试方法有，把IC放进塑料袋吹气、揉搓或测IC的反向电阻等方法，并通过这些方法评估其静电防护性能，但是这些方法都没有标准依据，只能依靠经验来判断，不规范。同一IC在不同的使用环境中，如不同的温度环境下，其静电防护性能并不完全相同，因此采用上述方法进行的静电防护性能评估并不全面，即使采用上述测试方法评估合格的IC在批量生产后，仍有可能存在在不同的环境中使用时出现静电击穿等的问题，造成IC厂家的损失。

发明内容

本发明实施例提供了一种集成电路静电防护性能的测试方法，能够全面评估集成电路的静电防护性能。

本申请第一方法提供一种集成电路静电防护性能的测试方法，包括：

在第一温度条件下，将静电放电发生器设置在第一测试条件下对被测集成电路进行第一工作环境下的静电放电测试，其中，所述第一测试条件为：将所述静电放电发生器的输出电压设置为第一电压，所述静电放电发生器的静电枪头接触所述被测集成电路的一个输入输出I/O脚，所述被测集成电路的其余I/O脚接地；

在所述第一工作环境下的静电放电测试后，检测所述被测集成电路是否失效；

若所述被测集成电路未失效，则在第一温度条件下，将所述静电放电发生器设置在第二测试条件下对所述被测集成电路进行第二工作环境下的静电放电测试，其中，所述第二测试条件为：将所述静电放电发生器的输出电压设置为第二电压，所述静电放电发生器的静电枪头靠近所述被测集成电路的一个I/O脚，所述被测集成电路的其余I/O脚接地，所述第二电压的绝对值大于所述第一电压；

在所述第二工作环境下的静电放电测试后，检测所述被测集成电路是否失效；

若所述被测集成电路未失效，则在第二温度条件下，将静电放电发生器分别设置在所述第一测试条件和所述第二测试条件下对被测集成电路进行第三工作环境下的静电放电测试，其中，所述第二温度小于所述第一温度；

在所述第三工作环境下的静电放电测试后，检测所述被测集成电路是否失效；

若所述被测集成电路未失效，则在第三温度条件下，将静电放电发生器分别设置在所述第一测试条件和所述第二测试条件下对被测集成电路进行第四工作环境下的静电放电测试，其中，所述第三温度大于所述第一温度；

检测所述被测集成电路是否失效；

若所述被测集成电路未失效，则确定所述被测集成电路的静电防护性能测试通过。

在第一种可能的实现方式中，所述第一测试条件还包括，将所述静电放电发生器的静电放电次数设置为至少两次，所述静电放电发生器的放电电容设置为100pf，所述静电放电发生器的放电电阻设置为1.5KΩ。

结合第一方面或者第一方面的第一种可能的实现方式，在第二种可能的实现方式中，在对所述被测集成电路进行第一工作环境下的静电放电测试之前，所述方法还包括，

检测所述被测集成电路的性能是否合格；

若所述被测集成电路性能合格，则触发所述在第一温度条件下，将静电放电发生器设置在第一测试条件下对被测集成电路进行第一工作环境下的静电放电测试的步骤。

结合第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所述检测所述被测集成电路的性能是否合格包括：

测试所述被测集成电路每个I/O脚在进行静电防护性能测试前的漏电流和I-V特性曲线；

若所述静电防护性能测试前的漏电流和I-V特性曲线在所述集成电路资料手册给定的参数范围内，则确定所述被测集成电路的性能合格；

若所述被测集成电路性能合格，则记录所述每个I/O脚的所述静电防护性能测试前的漏电流和I-V特性曲线。

结合第一方面的第三种可能的实现方式，在第四种可能的实现方式中，所述检测所述被测集成电路是否失效，包括：